(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-91568

(P2001-91568A)

(43)公開日 平成13年4月6日(2001.4.6)


| (51) Int.Cl.7                                  |           | 識別記号                  | F I     |         |           | テーマコード(参考) |          |
|--|-----------|-----------------------|---------|---------|-----------|------------|----------|
| G01R   | 31/26     |                       | G01R 3  | 1/26    | (         | G 2        | G003     |
|  | 31/28     |                       | 3       | 1/12    | 2         | Z 2        | G015     |
|  | 31/3183   |                       | 3       | 1/28    | I         | -I 2       | G032     |
|  | 31/319    |                       |         |         | (         | ર          |          |
| // G01R  |           |                       |         |         | 1         | ?          |          |
| <i>"</i> – – – – – – – – – – – – – – – – – – – | ,         |                       | 審査請求    | 未請求     | 請求項の数18   | OL         | (全 38 頁) |
| (21)出願番  | ————<br>身 | 特願平11-263472          | (71)出願人 | 3900051 | 75        |            |          |
|  |           |                       |         | 株式会社    | 生アドバンテスト  | •          |          |
| (22)出願日  |           | 平成11年9月17日(1999.9.17) |         | 東京都線    | 東馬区旭町1丁目  | ]32番]      | し号       |
|  |           |                       | (72)発明者 | 石田 看    | <b>雀裕</b> |            |          |
|  |           |                       |         | 東京都線    | 東馬区旭町1丁目  | ]32番]      | 1号 株式会   |
|  |           |                       |         | 社アドノ    | ペンテスト内    |            |          |
|  |           |                       | (72)発明者 | 山口      | <b>逢弘</b> |            |          |
|  |           |                       |         | 東京都納    | 東馬区旭町1丁目  | 32番:       | 1号 株式会   |
|  |           |                       |         | 社アドノ    | ペンテスト内    |            |          |
|  |           |                       | (74)代理人 | 1000874 | 179       |            |          |
|  |           |                       |         | 弁理士     | 北野 好人     |            |          |
|  |           |                       |         |         |           |            | 最終頁に続    |

### (54) 【発明の名称】 半導体集積回路の試験装置及び試験方法

#### (57)【要約】

【課題】 可観測性が高く、簡便に遅延故障や縮退故障等を検出することができる半導体集積回路の試験装置及び試験方法を提供する。

【解決手段】 半導体集積回路20の被試験パスを活性化するテストパターンを、半導体集積回路に入力するテストパターン入力手段14と、被試験パスが活性化されている際に半導体集積回路に供給される過渡電源電流を測定する過渡電源電流測定手段16と、過渡電源電流測定手段で測定された過渡電源電流により、被試験パスにおける故障の有無を判断する故障検出手段34とを有している。



#### 【特許請求の範囲】

【請求項 1 】 半導体集積回路の被試験バスを活性化するテストバターンを、前記半導体集積回路に入力するテストバターン入力手段と、

前記被試験バスが活性化されている際に前記半導体集積 回路に供給される過渡電源電流を測定する過渡電源電流 測定手段と、

前記過渡電源電流測定手段で測定された前記過渡電源電流により、前記被試験バスにおける故障の有無を判断する故障検出手段とを有することを特徴とする半導体集積 10回路の試験装置。

【請求項2】 請求項1記載の半導体集積回路の試験装置において、

前記過渡電源電流測定手段は、前記過渡電源電流の波形の幅を測定し、

前記故障検出手段は、前記過渡電源電流の波形の幅が、 前記被試験バスに見込まれる標準的な過渡電源電流の波 形の幅より所定値以上大きい場合に、前記被試験バスに 遅延故障が生じていると判断することを特徴とする半導 体集積回路の試験装置。

【請求項3】 請求項1記載の半導体集積回路の試験装置において、

前記過渡電源電流測定手段は、前記過渡電源電流の波形の幅を測定し、

前記故障検出手段は、前記過渡電源電流の波形の幅が、 前記被試験バスに見込まれる標準的な過渡電源電流の波 形の幅より所定値以上小さい場合に、前記被試験バスに 縮退故障が生じていると判断することを特徴とする半導 体集積回路の試験装置。

【請求項4】 請求項1記載の半導体集積回路の試験装 30 置において、

前記過渡電源電流測定手段は、前記被試験バスに見込まれる標準的な遅延時間より所定時間遅いタイミングにおける前記過渡電源電流の値を測定し、

前記故障検出手段は、前記タイミングにおける前記過渡 電源電流の値が、前記半導体集積回路に過渡電源電流が 供給されていると判断すべきしきい値より大きい場合 に、前記被試験パスに遅延故障が生じていると判断する ことを特徴とする半導体集積回路の試験装置。

【請求項5】 請求項1記載の半導体集積回路の試験装 40 置において、

前記過渡電源電流測定手段は、前記被試験パスに見込まれる標準的な遅延時間より所定時間早いタイミングにおける前記過渡電源電流の値を測定し、

前記故障検出手段は、前記タイミングにおける前記過渡 電源電流の値が、前記半導体集積回路に過渡電源電流が 供給されていると判断すべきしきい値より小さい場合 に、前記被試験パスに縮退故障が生じていると判断する ことを特徴とする半導体集積回路の試験装置。

【請求項6】 請求項1記載の半導体集積回路の試験装 50

ge surenz

置において、

前記過渡電源電流測定手段は、前記過渡電源電流の積分値を測定し、

前記故障検出手段は、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する 積分値より所定値以上大きい場合に、前記被試験パスに 遅延故障が生じていると判断することを特徴とする半導 体集積回路の試験装置。

【請求項7】 請求項1記載の半導体集積回路の試験装置において、

前記過渡電源電流測定手段は、前記過渡電源電流の積分値を測定し、

前記故障検出手段は、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する 積分値より所定値以上小さい場合に、前記被試験バスに 縮退故障が生じていると判断するととを特徴とする半導 体集積回路の試験装置。

【請求項8】 請求項1記載の半導体集積回路の試験装置において、

前記過渡電源電流測定手段は、前記過渡電源電流の積分値を測定し、

前記故障検出手段は、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に相当する 積分値より所定値以上大きい場合に、前記被試験バスに 微小なオープン欠陥又は抵抗性のオープン欠陥が生じて いると判断することを特徴とする半導体集積回路の試験 装置。

[請求項9] 半導体集積回路の被試験バスを活性化するテストバターンを前記半導体集積回路に入力し、前記被試験バスが活性化されている際に前記半導体集積回路に供給される過渡電源電流により、前記被試験バスにおける故障の有無を判断することを特徴とする半導体集積回路の試験方法。

【請求項10】 請求項9記載の半導体集積回路の試験 方法において、

前記過渡電源電流の波形の幅が、前記被試験バスに見込まれる標準的な過渡電源電流の波形の幅より所定値以上大きい場合に、前記被試験バスに遅延故障が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項11】 請求項9記載の半導体集積回路の試験 方法において、

前記過渡電源電流の波形の幅が、前記被試験バスに見込まれる標準的な過渡電源電流の波形の幅より所定値以上小さい場合に、前記被試験バスに縮退故障が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項12】 請求項9記載の半導体集積回路の試験 方法において、

50 前記被試験パスに見込まれる標準的な遅延時間より所定

Marie Committee Committee

64

時間遅いタイミングにおける前記過渡電源電流の値が、 前記半導体集積回路に過渡電源電流が供給されていると 判断すべきしきい値より大きい場合に、前記被試験パス に遅延故障が生じていると判断することを特徴とする半 導体集積回路の試験方法。

【請求項13】 請求項9記載の半導体集積回路の試験 方法において、

前記被試験バスに見込まれる標準的な遅延時間より所定時間早いタイミングにおける前記過渡電源電流の値が、前記半導体集積回路に過渡電源電流が供給されていると 10 判断すべきしきい値より小さい場合に、前記被試験バスに縮退故障が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項14】 請求項9記載の半導体集積回路の試験 方法において、

前記過渡電源電流の積分値が、前記被試験パスに見込まれる標準的な遅延時間に対応する積分値より所定値以上大きい場合に、前記被試験パスに遅延故障が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項15】 請求項9記載の半導体集積回路の試験 方法において、

前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する積分値より所定値以上小さい場合に、前記被試験パスに縮退故障が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項16】 請求項9記載の半導体集積回路の試験 方法において、

前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する積分値より所定値以上大きい場合に、前記被試験バスに微小なオーブン欠陥又は抵抗性のオーブン欠陥が生じていると判断することを特徴とする半導体集積回路の試験方法。

【請求項17】 半導体集積回路の被試験パスを活性化するテストパターンを、前記半導体集積回路に入力するテストパターン入力手段と、

前記被試験バスが活性化されている際に前記半導体集積 回路に供給される過渡電源電流の波形の幅を測定する過 渡電源電流波形測定手段と、

前記過渡電源電流波形測定手段で測定された前記過渡電源電流の波形の幅により、前記被試験バスにおける遅延時間を測定する遅延時間測定手段とを有することを特徴とする遅延時間の測定装置。

【請求項18】 半導体集積回路の被試験バスを活性化するテストバターンを前記半導体集積回路に入力し、前記被試験バスが活性化されている際に前記半導体集積回路に供給される過渡電源電流の波形の幅により、前記被試験バスにおける遅延時間を測定することを特徴とする遅延時間の測定方法。

【発明の詳細な説明】

[0001]

[発明の属する技術分野]本発明は、半導体集積回路の 試験装置及び試験方法に係り、特に、可観測性が高く、 簡便に遅延故障や縮退故障の有無等を検出しうる半導体 集積回路の試験装置及び試験方法に関する。

[0002]

【従来の技術】今日、CMOS論理回路等を用いた半導体集積回路装置が広く普及している。かかる半導体集積回路装置は、所定の性能が要求されるため、製造後に、所定の性能を満足しているか否かの試験が行われる。

[0003] 半導体集積回路において、信号が伝搬する 経路のことをバスといい、バスの始点である入力信号線 から、バスの終点である出力信号線までの遅延時間のこ とを、バス遅延時間という。

[0004] 近時では、半導体集積回路の動作速度の高速化に伴い、半導体集積回路のバス遅延時間を測定する必要性が増大している。

[0005] 従来のバス遅延時間の測定方法では、被試験バスのバス遅延時間の遅れによる遅延故障を検出するために、被試験バス上の論理ゲートを活性化させ、被試験バスの入力信号線に生成された信号遷移を被試験バスの出力信号線まで伝搬させていた。ここで、活性化とは、被試験バス上の論理ゲートをすべてスイッチングさせることをいう。

[0006]そして、被試験バスの遅延時間が所定の時間より長い場合には、被試験バスにバス遅延故障が生じていると判断し、被試験バスの遅延時間が所定の時間より短い場合には、被試験バスにバス遅延故障が生じていないと判断していた。

[0007]

【発明が解決しようとする課題】しかしながら、とのような従来のバス遅延時間の試験方法では、被試験バスの入力信号線に生成された信号遷移を被試験バスの出力信号線まで伝搬させなければならず、出力信号線に伝搬することができないった。即ち、従来のバス遅延時間の測定方法では、可観測性が低かった。

【0008】また、従来のバス遅延時間の測定方法では、被試験バスを活性化するために、被試験バス上にないすべてのサイド入力に非制御入力値を入力しなければならず、このような条件を満たすのは困難であった。ここで、サイド入力とは、被試験バス上にない入力ラインのことであり、非制御入力値とは、各論理ゲートの出力を一意的に決定しない論理値のことである。例えば、ANDゲートやNANDゲートの場合は、非制御入力値は論理値"1"であり、ORゲートやNORゲートの場合は、非制御入力値は論理値"0"である。

[0009]また、従来のパス遅延時間の測定方法で 50 は、サイド入力への入力値に上記のような制約が加わる

. .....

ため、被試験パスを活性化する2つのテストパターン、 即ち、テストパターン系列(テストベクトルペアともい う)を生成するのは困難であった。

【0010】また、従来のバス遅延時間の測定方法では、ひげ状のバルスが出力信号線に出力されることがないように、サイド入力にひげ状のバルスが生じないようにする必要があるが、このような条件を満たすようにサイド入力を設定するのは困難であった。

【0011】一方、可観測性が高く、テストバターンの生成が容易な試験方法として、静止電源電流(quiescen 10t power supply current)テスト法(I。。。テスト法)が提案されているが、I。。。テスト法は、半導体集積回路の安定状態における電源電流を測定するものであり、過渡状態における電源電流を測定するものではないため、バス遅延時間を測定することはできない。即ち、I。。。テスト法は、主として半導体集積回路のブリッジ欠陥の有無を対象とするものであり、遅延故障の要因となるようなオープン欠陥やバラメトリック欠陥、即ち製造プロセスにおけるバラメータの異常等を検出することができない。

【0012】また、1000テスト法に代わるテスト法と して、半導体集積回路に供給される電源電流の過渡状態 の電流値、即ち過渡電源電流の瞬時値を測定するテスト 法(I, ロテテスト法)が提案されている。なお、 I ロテテ スト法については、例えば、M. Sachdev、P. Jamssen、and V. Zieren, "Defect Detection with Transient Curre nt Testing and its Potential for Deep Sub-micron I Cs. " Proceedings of IEEE International Test Confer ence、pp.204-213、1998に記載されている。Sachdevら は、「ロのアテスト法を「ロのアスト法に代わるものとして 評価し、ディープサブミクロンVLSIの製造テストに Igot テスト法を適用しうる旨指摘している。彼らは、 実験の結果から、「ロのエテストによれば、バックグラン ド電流のレベルが高いデバイスにおいても故障の検出を 行うことができる旨指摘している。しかし、彼らは、パ ス遅延故障の試験方法については何ら言及していない。 【0013】また、近時では、半導体集積回路の集積度 の向上に伴い、被試験バスの数が増大し続けている。し かも、半導体集積回路の深い階層レベルに回路モジュー ルが埋め込まれてしまうため、被試験パスの遅延時間の 40 測定が更に困難になっている。そこで、このような問題 を解決するために、半導体集積回路内のフリップフロッ プの一部又は全部をスキャンできるようにし、外部から の制御によってフリップフロップの内容を順次読み出す ことができるような設計をすることが提案されている が、この場合には、フリップフロップの内容を読み出す ために多くのクロックを必要とするため、試験時間が長 くなってしまう。

【0014】また、近時では、半導体集積回路の高集積 化が急速に進められており、これに伴いバス遅延時間の 50 測定を行うべき被試験バスの数も増大しているため、バス遅延時間を測定するために長時間を要している。このため、近時では、試験コストの増大が問題となっている。

【0015】従って、半導体集積回路のバス遅延時間を 効率的に測定し、試験コストを削減すべく、バス遅延時 間の可観測性が高く、テストバターン生成が容易な試験 方法が待望されていた。

【0016】更には、近時では、微小オープン欠陥や抵 抗性オープン欠陥が問題となりつつある。微小オープン 欠陥とは、信号線に生じた非常に小さな断線欠陥をい い、この欠陥を通じてどく微量なトンネル電流が流れ る。また、抵抗性オープン欠陥とは、コンタクト不良に より信号線と信号線との間のコンタクト抵抗が正常値よ り大きくなってしまったり、信号線に生じた断線等によ り信号線の抵抗値が正常値より大きくなってしまう欠陥 をいい、この欠陥を流れる電流は正常値より小さくな る。信号線等に微小オープン欠陥や抵抗性オープン欠陥 が生じている場合には、信号の遷移時間が遅れるため、 バス遅延時間が大きくなる。また、微小オープン欠陥や 抵抗性オープン欠陥は、回路に流れる電流を増加させる 場合があり、消費電力を増大させる可能性がある。従っ て、微小オープン欠陥や抵抗性オープン欠陥は、高速か つ低消費電力の半導体集積回路装置を実現する上で阻害 要因となる。しかし、従来の試験方法では、この微小オ ープン欠陥や抵抗性オープン欠陥を効率的に検出すると とができなかった。

【0017】本発明の目的は、可観測性が高く、簡便に 遅延故障や縮退故障等を検出することができる半導体集 積回路の試験装置及び試験方法を提供することにある。 【0018】

【課題を解決するための手段】上記目的は、半導体集積 回路の被試験バスを活性化するテストバターンを、前記 半導体集積回路に入力するテストバターン入力手段と、 前記被試験バスが活性化されている際に前記半導体集積 回路に供給される過渡電源電流を測定する過渡電源電流 測定手段と、前記過渡電源電流測定手段で測定された前 記過渡電源電流により、前記被試験バスにおける故障の 有無を判断する故障検出手段とを有することを特徴とす る半導体集積回路の試験装置により達成される。これに より、遅延故障や縮退故障の有無を、高い可観測性で、 簡便に検出することができる。

【0019】また、上記の半導体集積回路の試験装置に おいて、前記過渡電源電流測定手段は、前記過渡電源電 流の波形の幅を測定し、前記故障検出手段は、前記過渡 電源電流の波形の幅が、前記被試験バスに見込まれる標 準的な過渡電源電流の波形の幅より所定値以上大きい場 合に、前記被試験バスに遅延故障が生じていると判断す ることが望ましい。

【0020】また、上記の半導体集積回路の試験装置に

おいて、前記過渡電源電流測定手段は、前記過渡電源電流の波形の幅を測定し、前記故障検出手段は、前記過渡電源電流の波形の幅が、前記被試験バスに見込まれる標準的な過渡電源電流の波形の幅より所定値以上小さい場合に、前記被試験バスに縮退故障が生じていると判断することが望ましい。

7

【0021】また、上記の半導体集積回路の試験装置において、前記過渡電源電流測定手段は、前記被試験パスに見込まれる標準的な遅延時間より所定時間遅いタイミングにおける前記過渡電源電流の値を測定し、前記故障 10 検出手段は、前記タイミングにおける前記過渡電源電流の値が、前記半導体集積回路に過渡電源電流が供給されていると判断すべきしきい値より大きい場合に、前記被試験パスに遅延故障が生じていると判断することが望ましい。

【0022】また、上記の半導体集積回路の試験装置において、前記過渡電源電流測定手段は、前記被試験バスに見込まれる標準的な遅延時間より所定時間早いタイミングにおける前記過渡電源電流の値を測定し、前記故障検出手段は、前記タイミングにおける前記過渡電源電流 20の値が、前記半導体集積回路に過渡電源電流が供給されていると判断すべきしきい値より小さい場合に、前記被試験バスに縮退故障が生じていると判断することが望ましい。

【0023】また、上記の半導体集積回路の試験装置に おいて、前記過渡電源電流測定手段は、前記過渡電源電 流の積分値を測定し、前記故障検出手段は、前記過渡電 源電流の積分値が、前記被試験パスに見込まれる標準的 な遅延時間に対応する積分値より所定値以上大きい場合 に、前記被試験パスに遅延故障が生じていると判断する 30 ことが望ましい。

【0024】また、上記の半導体集積回路の試験装置において、前記過渡電源電流測定手段は、前記過渡電源電流で電流の積分値を測定し、前記故障検出手段は、前記過渡電源電流の積分値が、前記被試験パスに見込まれる標準的な遅延時間に対応する積分値より所定値以上小さい場合に、前記被試験パスに縮退故障が生じていると判断することが望ましい。

【0025】また、上記の半導体集積回路の試験装置において、前記過渡電源電流測定手段は、前記過渡電源電流の積分値を測定し、前記故障検出手段は、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に相当する積分値より所定値以上大きい場合に、前記被試験バスに微小なオープン欠陥又は抵抗性のオープン欠陥が生じていると判断することが望ましい。【0026】また、上記目的は、半導体集積回路の被試験バスを活性化するテストバターンを前記半導体集積回路に供給される過渡電源電流により、前記被試験バスにおける故障の有無を判断することを特徴50

とする半導体集積回路の試験方法により達成される。 とれにより、遅延故障や縮退故障の有無を、高い可観測性で、簡便に検出することができる。

【0027】また、上記の半導体集積回路の試験方法において、前記過渡電源電流の波形の幅が、前記被試験バスに見込まれる標準的な過渡電源電流の波形の幅より所定値以上大きい場合に、前記被試験バスに遅延故障が生じていると判断することが望ましい。

[0028]また、上記の半導体集積回路の試験方法において、前記過渡電源電流の波形の幅が、前記被試験バスに見込まれる標準的な過渡電源電流の波形の幅より所定値以上小さい場合に、前記被試験バスに縮退故障が生じていると判断することが望ましい。

【0029】また、上記の半導体集積回路の試験方法において、前記被試験バスに見込まれる標準的な遅延時間より所定時間遅いタイミングにおける前記過渡電源電流の値が、前記半導体集積回路に過渡電源電流が供給されていると判断すべきしきい値より大きい場合に、前記被試験バスに遅延故障が生じていると判断することが望ま

【0030】また、上記の半導体集積回路の試験方法において、前記被試験パスに見込まれる標準的な遅延時間より所定時間早いタイミングにおける前記過渡電源電流の値が、前記半導体集積回路に過渡電源電流が供給されていると判断すべきしきい値より小さい場合に、前記被試験パスに縮退故障が生じていると判断することが望ましい。

【0031】また、上記の半導体集積回路の試験方法に おいて、前記過渡電源電流の積分値が、前記被試験バス に見込まれる標準的な遅延時間に対応する積分値より所 定値以上大きい場合に、前記被試験バスに遅延故障が生 じていると判断することが望ましい。

【0032】また、上記の半導体集積回路の試験方法において、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する積分値より所定値以上小さい場合に、前記被試験バスに縮退故障が生じていると判断することが望ましい。

[0033]また、上記の半導体集積回路の試験方法において、前記過渡電源電流の積分値が、前記被試験バスに見込まれる標準的な遅延時間に対応する積分値より所定値以上大きい場合に、前記被試験バスに微小なオープン欠陥又は抵抗性のオープン欠陥が生じていると判断するととが望ましい。

【0034】また、上記目的は、半導体集積回路の被試験パスを活性化するテストパターンを、前記半導体集積回路に入力するテストパターン入力手段と、前記被試験パスが活性化されている際に前記半導体集積回路に供給される過渡電源電流の波形の幅を測定する過渡電源電流波形測定手段と、前記過渡電源電流波形測定手段で測定された前記過渡電源電流の波形の幅により、前記被試験

2834

バスにおける遅延時間を測定する遅延時間測定手段とを 有することを特徴とする遅延時間の測定装置により達成 される。これにより、被試験バスのバス遅延時間を、高 い可観測性で、簡便に測定することができる。

[0035]また、上記目的は、半導体集積回路の被試験パスを活性化するテストパターンを前記半導体集積回路に入力し、前記被試験パスが活性化されている際に前記半導体集積回路に供給される過渡電源電流の波形の幅により、前記被試験パスにおける遅延時間を測定することを特徴とする遅延時間の測定方法により達成される。これにより、被試験パスのパス遅延時間を、高い可観測性で、簡便に測定することができる。

#### [0036]

【発明の実施の形態】[第1実施形態]本発明の第1実施形態による遅延時間測定方法等について説明する前に、本実施形態の前提となる基本原理について説明する。

【0037】まず、半導体集積回路に広く用いられるC MOSインバータの過渡応答について、図1を用いて説明する。図1は、CMOSインバータの過渡応答を示す 20 図である。図1(a)において、実線は入力電圧 $V_{\text{IM}}$ を示しており、破線は出力電圧 $V_{\text{OUT}}$ を示している。図1(b)は、インバータに流れる過渡電流 $I_{\text{OD}}$ を示している。図1(c)は、インバータの入力に立下がり遷移が生じる際の各部電流を示しており、図1(d)は、インバータの入力に立ち上がり遷移が生じる場合の各部電流を示している。

【0038】図1(a)に示すように、インバータへの入力が、"1"から"0"に遷移すると、インバータの出力は"0"から"1"に遷移する。この際、入力電圧 30 V<sub>1\*</sub>が、n-MOSトランジスタのしきい値電圧より高く、p-MOSトランジスタのしきい値電圧より低い瞬間においては、n-MOSトランジスタとp-MOSトランジスタの両者が瞬間的に同時にオンとなる。従って、図1(c)に示すように、電源V<sub>0</sub>。からグランドへ貫通電流Ⅰ。が流れる。 \*

\* [0039] とれと同時に、インバータの出力は"0" から"1"に遷移する。とれにより、図1(c)に示す ように、電源V<sub>00</sub>からインバータの出力信号線の寄生容 量C<sub>1004</sub>に、充電電流 I<sub>c</sub>が流れる。

【0040】このように、CMOSインバータの入力に立ち下がりの遷移が生じる場合には、インバータに流れ込む過渡電流 $I_o$ は、貫通電流 $I_s$ と充電電流 $I_c$ との和となる。従って、この場合には、図1(b)に示すように大きな過渡電流 $I_o$ の流れることとなる。

【0041】一方、インバータの入力が"0"から"1"に遷移して、インバータの出力が"1"から"0"に遷移する場合には、図1(d)に示すように、インバータの出力信号線の寄生容量C1004からグランドに放電電流 Ioが流れる。しかし、電源V00からインバータへ流れ込む電流は貫通電流 Ioのみである。

[0042]従って、この場合には、インバータに流れ込む過渡電流  $I_{so}$ は、貫通電流  $I_{so}$ のみとなり、図  $I_{so}$ (b)に示すように小さな過渡電流  $I_{so}$ が流れる。

【0043】次に、CMOSインバータの過渡応答特性について、図2を用いて説明する。図2は、CMOSインバータの過渡応答波形を拡大して示した図である。図2(a)は、インバータの伝達特性と電流応答波形を示しており、図2(b)は、近似した過渡電流応答波形を示している。

【0044】図2(a)に示すように、CMOSインバータの電流 I。は、入力電圧 $V_{In}$ が上昇するに伴って、三角パルス状に変化する。インバータの出力信号線の寄生容量 $C_{1ond}$ が小さい場合、インバータに流れ込む過渡電流 I。のほとんどは貫通電流 I。であり、入力電圧 $V_{In}$ がランブ状に遷移すると仮定すると、過渡電流 I。の波形は図2(b)に示すような三角パルスで近似できる。【0045】三角パルスで近似された図2(b)の過渡電流 I。の波形は、

【0046】 【数1】

$$I_{O} = x(t) = \begin{cases} 0, & t \leq \frac{V_{TEN}}{V_{DD}} t, \\ \frac{V_{DD} \cdot I_{SBM}}{(V_{SP} - V_{TEN}) \cdot t,} t - \frac{V_{TEN} \cdot I_{SBM}}{(V_{SP} - V_{TEN})}, & \frac{V_{TEN}}{V_{DD}} t, < t \leq \frac{V_{SP}}{V_{DD}} t, \\ \frac{V_{DD} \cdot I_{SBM}}{(V_{SP} - V_{DD} + V_{TEP}) \cdot t,} t - \frac{(V_{DD} - V_{TEP}) \cdot I_{SBM}}{(V_{SP} - V_{DD} + V_{TEP})}, & \frac{V_{SP}}{V_{DD}} t, < t \leq \frac{V_{DD} - V_{TEP}}{V_{DD}} t, \\ 0, & t > \frac{V_{TEP}}{V_{DD}} t, \end{cases}$$
(1)

【0047】で近似することができる。

 $\cdot$   $\{0048\}$  なお、式(1)において、 $I_{sux}$ はインバータに流れ込む過渡電流  $I_s$ の最大値であり、 $V_{so}$ は電源電圧であり、 $V_{rux}$ はn-MOSトランジスタのしきい値電圧であり、 $V_{rux}$ はp-MOSトランジスタのしきい値電圧であり、 $I_r$ は入力信号の立ち上がり遷移時

間である。

【0049】但し、しきい値電圧V<sub>THP</sub>は、絶対値を用いた。また、近似式を簡略化すべく、入力電圧V<sub>TH</sub>の遷移開始のタイミングを0とした。

[0050] なお、式(1) はCMOSインバータの場 50 合の近似式であるが、CMOSインバータ以外の論理ゲ ートの場合にも、同様の式で近似することが可能である。また、入力電圧V<sub>I</sub> に立ち下がりの遷移が生じる場合についても、同様の近似式で表すことが可能である。 [0051]図2(b)から分かるように、論理ゲートに流れ込む過渡電流 I 。は、最大値 I saax に達するまでは単調に増加し、最大値 I saax に達した後は単調に減少する。また、過渡電流 I 。が最大値 I saax に達するのは、入力電圧V<sub>I</sub> が論理ゲートのスイッチング電圧V<sub>S</sub> に達したときである。即ち、過渡電流 I 。が最大値に達するタイミングは、論理ゲートの入力遷移のタイミング 10と一致する。

11

【0052】一方、論理ゲートには遅延時間があるため、論理ゲートの出力遷移のタイミングは、論理ゲートの入力遷移のタイミングよりわずかに遅れる。即ち、過渡電流 I 。がピークに達するタイミングの方が、論理ゲートの出力遷移のタイミングよりわずかに早い。この場合、過渡電流 I 。の波形の立ち下がりエッジは、出力遷移のタイミングに一致すると考えることができる。また、論理ゲートの過渡電流 I 。の波形のパルス幅は、入力電圧 V I M の遷移時間、例えば立ち上がりの遷移時間 t 20 L に比例する。

【0053】しかしながら、上記のような伝達特性が成り立つのは、CMOSインバータの出力信号線の寄生容量Cloadが小さい場合である。

【0054】とれに対し、近時では、半導体集積回路の 微細化に伴い、出力信号線の寄生容量 $C_{1004}$ が大きくなる傾向にある。とのため、電源から論理ゲートに流れ込む過渡電流  $I_{00}$ の方ち、インバータの出力信号線へ流れ込む充電電流  $I_{00}$ の方が、貫通電流  $I_{00}$ より大きくなる傾向にある。

[0055] インバータの出力信号線に流れ込む充電電流 I。が貫通電流 I。に比べて十分に大きい場合には、過渡電流 I。の波形がピークに達するタイミングと、充電電流 I。がピークに達するタイミングとがほぼ一致する。そして、充電電流 I。は出力信号線の電圧遷移に依存するため、過渡電流 I。がピークに達するタイミングと、論理ゲートの出力のタイミングとが、ほぼ一致することとなる。

【0056】次に、複数の論理ゲートを用いて半導体集 積回路を構成した場合の伝達特性について図3を用いて 40 説明する。図3は、複数の論理ゲートを用いて構成され た半導体集積回路の動作原理を示す図である。図3

(a)は、図1に示したCMOSインバータを直列に4つ接続した集積回路であり、図3(b)は、各論理ゲートの入出力電圧特性を示すタイムチャートであり、図3(c)は、半導体集積回路の電源ラインに流れ込む過渡電源電流を示すタイムチャートである。

[0057] 図3(a) に示すように、CMOSインバータG1、G2、G3、G4は一つの電源V...から電流を供給されている。このため、半導体集積回路の電源ラ 50

インを流れる過渡電源電流  $I_{co}$  は、各CMOSインバータを流れる電流  $I_{co}$ 、  $I_{co}$ 、  $I_{co}$ 、  $I_{co}$ の和となる。従って、過渡電源電流  $I_{co}$  は、図3(c)に示すような波形となる。

【0058】図3(b)及び図3(c)に示すように、各論理ゲートの過渡電流波形のピーク又は立ち下がりエッジは、論理ゲートの出力が遷移するタイミングに対応している。このため、半導体集積回路の電源電流の過渡応答波形の最終ピーク又は最終の立ち下がりエッジは、半導体集積回路において最後にスイッチングする論理ゲートG4の出力が遷移するタイミングに一致する。【0059】従って、過渡電源電流の波形の最終ピーク又は最終の立ち下がりエッジのタイミングを検出し、このタイミングを入力遷移のタイミングを検出し、このタイミングを入力遷移のタイミングとを比較すれば、被試験バスにおける遅延時間を求めることができる。【0060】なお、過渡電源電流波形の最終の立ち下がりエッジのタイミングは、例えば、過渡電源電流が既定の電流値になるときのタイミングとすることができる。既定の電流値は、例えば、被試験バス上の最後の論理ゲ

の値とすることができる。また、既定の電流値は、例えば、回路シミュレーションや実際のデバイスを用いた統計データ等から求めることができる。 【0061】そして、上記のようにして求められた被試験バスの遅延時間と、既定の時間とを比較すれば、被試験バスにおいてバス遅延故障が生じているか否かを判断

ートの出力が電源電圧の半分の値となるときの電源電流

験バスにおいてバス遅延故障が生じているか否かを判断することができる。既定の時間の具体例としては、例えば、半導体集積回路に用いられれるクロックの周期Tcxとすることができる。

【0062】次に、バス遅延故障について定義する。
 【0063】とこでは、半導体集積回路に2つのテストバターンT=<V1, V2>を入力して、バスP=
 【go, g1, g2, …, g2)を活性化する場合を例に説明する。なお、goはバスPの入力信号線であり、g1、g2、…、gaはバスP上の論理ゲートG1、G2、…、Gaの出力信号線である。また、出力信号線は次の段の論理ゲートの入力信号線でもあるので、go、g1、…、gaは、バスP上の論理ゲートG1、G2、…、Gaの入力信号線でもある。

【0064】各信号線 $g_0$ 、 $g_1$ 、 $\cdots$ 、 $g_n$ の信号遷移のタイミング、例えば、信号電圧が $V_0$ 0の2分の1となるタイミングをそれぞれ $\tau_0$ 、 $\tau_1$ 、 $\cdots$ 、 $\tau_n$ とすると、ハスP上の各論理ゲート $G_1$ ,  $G_2$ ,  $\cdots$ ,  $G_n$ のゲート遅延時間 $t_{04}$ , は、 $1 \le i \le m$ の範囲内で、それぞれ【0065】

【数2】

$$t_{edi} = \tau_i - \tau_{i-1} \qquad \cdots \quad (2)$$

【0066】で表される。

【0067】パスPのパス遅延時間t。は、ゲート遅延時間t。この和である。従って、パスPのパス遅延時間

(8)

14

t。は、 【0068】 【数3】

$$t_{pd} = \sum_{i=1}^{m} t_{gdi} = \tau_m - \tau_0$$
 ... (3)

13

[0069]で表される。

[0070] ところが、実際の半導体集積回路では、論理ゲートの遅延時間は、信号線の欠陥等の影響により変動する。従って、論理ゲートG<sub>1</sub>のゲート遅延時間の典 10型値を t<sub>0d1,tv</sub>, ゲート遅延時間の変動成分をδ<sub>1</sub>とすると、実際のゲート遅延時間 t<sub>0d1</sub>は、

[0071]

【数4】

$$t_{gdl} = t_{gdl, typ} + \delta_i$$
,  $1 \le i \le m$  ... (4)

【0072】で表される。

【0073】パスPにおいて微小なオープン欠陥や抵抗性のオープン欠陥が生じている場合には、欠陥のある論理ゲートの遅延時間は増加するが、欠陥のない論理ゲー 20トの遅延時間は増加しない。一方、パラメトリック欠陥は、すべての論理ゲートの遅延時間を増加させる。

【0074】そして、パス遅延時間  $t_{od}$ は、ゲート遅延時間の変動に伴って変動する。従って、パスPのパス遅延時間の典型値を  $t_{od}$ に、パス遅延時間の変動成分を  $\Delta$ とすると、パス遅延時間  $t_{od}$ は、

[0075]

【数5】

$$t_{pd} = t_{pd,typ} + \Delta = \sum_{i=1}^{m} \left( t_{gdi,typ} + \delta_i \right) \qquad \cdots \quad (5)$$

【0076】で表される。

[0077]次に、本実施形態による遅延故障試験方法の基本原理を図4を用いて説明する。図4は、本実施形態による遅延故障試験方法の基本原理を示す概念図である。

[0078]図4(a)に示すように、被試験回路(CUT、Circuit Under Test) 20には、テストパターンT=<V<sub>1</sub>、V<sub>2</sub>>が入力される。

【0079】図4(a)に示した被試験回路が正常に動 40 作するためには、入力ラッチにテストパターンを入力してから、出力ラッチに出力信号が出力されるまでの時間が、既定のパス遅延時間内でなければならない。

【0080】従って、パスPのパス遅延時間 t 。。は、信号のセットアップ時間をTsu、装置クロックの周期をT\*

$$\tau_{max} = \max \{\tau_{ij}\}, \qquad 1 \leq i \leq n,$$

【0092】で表される。

【0093】パスPı、Pz、…、Pzにおけるパス遅延 時間の最大値t。。。ぁxxは、出力遷移のタイミングで。xx \* ctx、装置クロックのクロックスキューをTsxxとするよ

[0081]

【数6】

$$t_{pd} + T_{SU} < T_{CLK} - T_{SKW} \qquad \cdots \quad (6)$$

【0082】の条件を満たさなければならない。

【0083】そして、式(6)を変形すると、

[0084]

【数7】

$$t_{pd} < T_{CLK} - T_{SKW} - T_{SU} \equiv T' \qquad \cdots (7)$$

【0085】となる。

【0086】即ち、パスPのパス遅延時間  $t_{sd}$ は、クロック周期 $T_{clk}$ からセットアップ時間  $T_{su}$ やクロックスキュー $T_{ske}$ 等のマージンを除いた時間 T' より小さくなければならない。

【0087】バス遅延時間 t。がT′より大きい場合には、バスPにおける信号伝搬がクロックTclkに間に合わず、回路が一定状態にロックされてしまう。このように回路が正常に動作できなくなる程度にまでバス遅延時間が長くなってしまう故障のことを、本明細書中では遅延故障と定義する。

【0088】即ち、パス遅延時間 t。か既定時間 T´より長い場合には、パスPにパス遅延故障が生じているということができる。なお、この場合、T´は、許容可能なパス遅延時間の上限値を意味する。

(試験方法の基本原理)次に、本実施形態による半導体 集積回路の試験方法の基本原理を図5を用いて説明す る。図5は、本実施形態による半導体集積回路の試験方 30 法の基本原理を示すタイムチャートである。

[0089] 本実施形態による半導体集積回路の試験方法は、被試験回路の過渡電源電流波形のパルス幅を測定することにより、遅延故障の有無を試験することに主な特徴がある。

[0090] 例えば、図4 に示す被試験回路に2 つのテストパターンT = <  $V_1$  、 $V_2$  >を入力し、複数のパス $P_1$  、 $P_2$  、 $\cdots$  、 $P_n$  を活性化する場合を考える。この場合、パス $P_1$  上の入力から数えて」番目の論理ゲートがスイッチングするタイミングを $\tau_{11}$  とすると、パス $P_1$  、 $P_2$  、 $\cdots$  、 $P_n$  においてもっとも遅くスイッチングする論理ゲート $G_{f_1,n_2,1}$  の出力遷移のタイミング $\tau_{n_2,n_3}$  は、

[0091]

【数8】

$$1 \leq j \qquad \cdots (8)$$

と入力遷移のタイミングで。との間の時間間隔である。 【0094】従って、パス遅延時間の最大値 t

www.page.go.

[0095]

【数9】

$$t_{pd, \max} = \tau_{\max} - \tau_0 \qquad \cdots \qquad (9)$$

15

[0096]で表される。

【0097】一方、論理回路の過渡電源電流の波形のバ ルス幅t。。は、回路の入力遷移のタイミングで。と過渡 電源電流の波形の最終ピーク又は立ち下がりエッジのタ イミング $\tau_{100}$ との間の時間間隔である。

【0098】従って、過渡電源電流の波形のパルス幅 t

[0099]

【数10】

\*

【0104】で表される。

【0105】過渡電源電流の波形のパルス幅tpuが、許 容可能な遅延時間の上限値T′より大きい場合は、

[0106]

【数12】

 $T' < t_{pw} \leq t_{pd, max}$ 

... (12)

【0107】のような関係となる。

【0108】この場合、遅延時間 t,a...xが最も大きい パスにおいては、信号の伝搬時間が半導体集積回路に用 いられるクロックに間に合わない。従って、この場合に は、半導体集積回路内に遅延故障が存在しているといえ る。

【0109】 このように、バルス幅 t, が、許容可能な 遅延時間の上限値T′より大きい場合には、活性化され たパスのいずれかにパス遅延故障が生じており、パルス 幅 t。\*が上限値T′より小さい場合には、活性化された 30 パスのいずれにもパス遅延故障が存在していないという ことができる。

【0110】そして、

[0111]

【数13】

「遅延故障なし, tpg ≦ T' ... (13) 遅延故障あり, t<sub>pv</sub> > T

【0112】という関係が成り立つ。

[0113] このように、本実施形態によれば、過渡電 40 源電流の波形のパルス幅 t , , を求め、このパルス幅 t , , と許容可能な遅延時間の上限値T′とを比較することに より、被試験パスにおける遅延故障の有無を試験するこ とができる。しかも、本実施形態によれば、測定が容易 な過渡電源電流の波形を測定すればよいので、電圧信号 を用いる場合より容易に測定することができる。なお、 複数のバスを同時に活性化できるテストパターンが存在 する場合には、複数のバスにおける遅延故障を同時に試 験することも可能である。

[0114]また、本実施形態によれば、過渡電源電流 50

... (10)  $t_{PW} \equiv \tau_{IDD} - \tau_0$ 

【0100】で表される。

【0101】上述したように、過渡電源電流の波形の最 終ピークのタイミング又は立ち下がりエッジのタイミン グェInoは、最後にスイッチングする論理ゲートGrinal の出力遷移のタイミングで、、、に一致するか、で、、、より 早くなる。

【0102】従って、過渡電源電流の波形のパルス幅 t pwは、テストパターンTにより活性化されるパスPの遅 延時間t。d.oaxに対応し、

【数11】

[0103]

の波形を測定すればよいので、出力信号を外部に出力す ることができない被試験バスについても試験することが 可能となる。また、本実施形態によれば、任意に生成し たパターン系列を入力して試験を行うことができるの で、試験方法を簡略化することができる。また、本実施 形態によれば、サイド入力の入力値について特段の制限 20 がないので、簡便に試験を行うことができる。

【0115】また、本実施形態による半導体集積回路の 試験方法では、遅延故障のみならず縮退故障の有無をも 試験することが可能である。ここで、縮退故障とは、あ る信号線の論理値が、ある値に固定されてしまう故障の ととである。

【0116】本実施形態による縮退故障の試験方法の基 本原理について以下に説明する。

[0117]被試験バスの遅延時間 t, は、半導体集積 回路の製造プロセスのプロセス・バラメータによりばら つく。これに対応して、過渡電源電流の波形のパルス幅 touも同様にばらつく。被試験バスの遅延時間 touがば らつく範囲が、例えば典型値 t , a . t v , の ± 10% である 場合には、過渡電源電流の波形のバルス幅t身も同様に 典型値 t , d. tvo の± 10%の範囲でばらつき、とのばら つきを大きく超えて過渡電源電流の波形のパルス幅 t ,, が減少した場合には、縮退故障が生じていると考えるこ とができる。

【0118】例えば、典型値 t 。。. tv。に対してパルス幅 t゚゚が20%以上減少した場合には、被試験パス上に縮 退故障が生じている可能性がある。

【0119】従って、過渡電源電流波形のパルス幅 t 👡 が既定値より小さい場合には、縮退故障が生じていると 判断することができる。なお、この場合、既定値として は、プロセス・パラメータのバラツキにより生じうる遅 延時間の下限値 t。₄、tv。-△tを用いることができる。 CCで、 $\Delta_t$ とは、プロセス・パラメータによる変動値 である。

【0120】そして、

[0121]

【数14】

... (11)  $t_{PW} = \tau_{IDD} - \tau_0 \leq \tau_{max} - \tau_0 = t_{pd, max}$ 

# $iggl\{ 縮退故障なし、<math>t_{PW} \geq t_{pd,bp} - \Delta_t \ iggr\}$ $iggl( 縮退故障あり、<math>t_{PW} < t_{pd,bp} - \Delta_t \ iggr)$

... (14)

【0122】という関係が成り立つ。

【0123】なお、式(14)において、典型値 t pd.tvpや変動値 Δ,は、プロセス変動についてのシミュレーションや、実際のデバイスを用いた統計データなどから求めることができる。

17

【0124】このように、本実施形態によれば、過渡電源電流の波形のパルス幅と製造プロセスのバラツキを考 10慮した値とを比較することにより、縮退故障を試験することもできる。

(遅延時間測定装置)次に、本実施形態による遅延時間 測定装置を図6を用いて説明する。図6は、本実施形態 による遅延時間測定装置を示すブロック図である。図7 は、本実施形態で用いられる過渡電源電流波形測定器の 具体例を示すブロック図である。図8は、本実施形態で 用いられる過渡電源電流波形測定器の他の具体例を示す ブロック図である。

【0125】図6に示すように、本実施形態による遅延 20時間測定装置10には、電源12と、テストバターン発生器14と、過渡電源電流波形測定器16と、遅延時間評価器18とが設けられている。

【0126】電源12は、被試験回路20に電源電流を供給するものである。電源12は、試験中において常に被試験回路20に所定の電圧を印加する。被試験回路20に印加する所定の電圧としては、例えば、3.3Vとする。

【0127】電源12としては、例えば、汎用の安定化電源、プログラム可能な集積回路自動試験装置、又は容量の大きなコンデンサ等を用いることができる。汎用の安定化電源としては、例えば、株式会社アドバンテスト製の電圧/電流発生器R6144を用いることができる。また、集積回路自動試験装置としては、例えば、株式会社アドバンテスト製のロジック・テスタT6671 E等のプログラム可能なデバイス電源(Programable Power Supply、PPS)を用いることができる。電源12は、電流応答が高速なものを用いることが望ましい。また、電源12は、被試験回路20の直近に設けることが望ましい。

【0128】テストパターン発生器14は、被試験パスを活性化するテストパターン系列を被試験回路20に入力するものである。テストパターン発生器14としては、例えば、汎用のデジタル・データ発生器や集積回路自動試験装置等を用いることができる。汎用のデジタル・データ発生器としては、例えば、ソニー・テクトロニクス株式会社製のデータ・タイム・ジェネレータHFS9009(メインフレーム)とHFS9DG2(データ・タイム・ジェネレータ・モジュール)とを組み合わせたものを用いることができる。

【0129】過渡電源電流波形測定器16は、被試験回路20にテストバターンが入力される際に生じる過渡電源電流 I oorの波形を測定するものである。過渡電源電流波形測定器16の構成の具体例は、後述することとする。

【0130】遅延時間評価器18は、過渡電源電流波形測定器16により測定された過渡電源電流 I oo t の波形のパルス幅を測定し、被試験パスの信号伝搬遅延時間を求めるものである。なお、遅延時間評価器18は、ハードウェアを用いて構成してもよいし、ソフトウェアを用いて構成することもできる。

【0131】次に、本実施形態で用いる過渡電源電流波 形測定器の具体例を図7を用いて説明する。図7は、本 実施形態で用いる過渡電源電流波形測定器の具体例を示 す図である。

【0132】図7に示すように、過渡電源電流波形測定器16には、過渡電源電流 I out の波形を電圧波形に変換する電流センサ22と、電流センサ22により変換された電圧波形を測定する波形測定器24とが設けられている。

[0133] 電流センサ22としては、例えば、誘導形電流センサや抵抗型電流センサ等を用いるととができる。誘導形電流センサは、電源ラインの周囲の磁界の変化を検出することにより過渡電源電流の波形を電圧波形に変換するものである。抵抗型電流センサは、電源ラインに抵抗値の小さい抵抗を挿入し、この抵抗の両端の電圧波形を検出するものである。但し、電源ラインのインダクタンス成分によって過渡電源電流の波形にリンギングが生じるのを防止すべく、電流センサ22には小型のものを用いることが望ましい。

【0134】波形測定器24としては、オシロスコープや集積回路自動試験装置等を用いることができる。オシロスコープとしては、例えば、ソニー・テクトロニクス株式会社製のデジタル・オシロスコープTDS784Aを用いることができる。

【0135】次に、本実施形態で用いる過渡電源電流波 40 形測定器の他の具体例を図8を用いて説明する。図8 は、本実施形態で用いる過渡電源電流波形測定器の他の 具体例を示すブロック図である。

【0136】本具体例による過渡電源電流波形測定器16aには、図8に示すように、スイッチ26と、コンデンサ28と、波形測定器24と、波形微分器30とが設けられている。

【0137】スイッチ26は、電源ラインの容量成分やインダクタンス成分を切り離し、被試験回路20に流れ込むすべての電流をコンデンサ28は、被試験回路20に電流50 用いられる。コンデンサ28は、被試験回路20に電流

を供給するものである。

[0138]波形測定器24は、コンデンサ28の被試験回路20側の端子の電圧変化v(t)を測定するものである。

19

【0139】波形微分器30は、波形測定器24によって測定された電圧波形v(t)を時間微分するものである。波形微分器30は、ハードウェアを用いて構成してもよいし、ソフトウェアを用いて構成することもできる。

【0140】被試験回路20が過渡状態のときに、コン 10 デンサ28から被試験回路20に流れ込む過渡電源電流 Ipprは、

[0141]

【数15】

$$I_{DDT} = -C \frac{dv(t)}{dt} \qquad \cdots \quad (1.5)$$

【0142】で表される。

【0143】なお、式(15)において、Cはコンデンサの容量であり、v(t)はコンデンサの被試験回路側 20の端子電圧である。

【0144】そして、コンデンサ28の電圧波形 v

(t)を時間微分すれば、被試験回路20に流れ込む過 渡電源電流 I ヵヵェの波形を求めることができる。

(遅延時間測定方法)次に、本実施形態による遅延時間 測定装置を用いた遅延時間測定方法を、図9を用いて説明する。図9は、本実施形態による遅延時間測定方法を 示すフローチャートである。

【0145】まず、テストパターン発生器14により、 被試験パスを活性化するテストパターン系列を入力する 30 (ステップ10)。

【0146】次に、過渡電源電流波形測定器16により、電源12から被試験回路20の電源ラインに流れ込む過渡電源電流 Ioorの波形を測定する(ステップ11)。なお、ステップ11の処理は、ステップ10の処理とはぼ同時に行われる。また、過渡電源電流の波形を測定する際、一回だけ測定してもよいし、複数回測定して平均値を求めることにより測定精度を向上してもよい。一回だけ測定する場合には、テストバターン系列は一回だけ入力され、複数回測定する場合には、テストバタクン系列は複数回入力される。

【0147】次に、遅延時間評価器18により、過渡電源電流 I ο στ の波形のバルス幅から被試験バスの遅延時間を算出する(ステップ12)。

【0148】とうして、遅延時間の測定が終了する。

【0149】とのように、本実施形態によれば、過渡電源電流の波形のパルス幅を求めることにより、被試験パスにおける遅延時間を測定することができる。

(半導体集積回路の試験装置)次に、本実施形態による 半導体集積回路の試験装置を図10を用いて説明する。 図10は、本実施形態による半導体集積回路の試験装置 を示すブロック図である。

【0150】図10に示すように、本実施形態による半導体集積回路試験装置32は、図6に示した電源12、テストバターン発生器14、過渡電源電流波形測定器16、及び遅延時間評価器18の他に、故障検出器34が更に設けられている。

【0151】故障検出器34は、遅延時間評価器18により測定された遅延時間を既定値と比較し、これにより故障の有無を判断するものである。

【0152】本実施形態による半導体集積回路の試験装置は、故障の有無を判断する故障検出器34が設けられているので、被試験パスにおける故障の有無を判断するとができる。

(半導体集積回路の試験方法)次に、図10に示す半導体集積回路試験装置を用いた半導体集積回路の試験方法を、図11を用いて説明する。図11は、本実施形態による半導体集積回路の試験方法を示すフローチャートである。

0 【0153】まず、テストパターン発生器14により、 被試験パスを活性化するテストパターン系列を入力する (ステップ20)。

【0154】次に、過渡電源電流波形測定器16により、電源12から被試験回路20の電源ラインに流れ込む過渡電源電流 I 。。 での波形を測定する(ステップ21)。なお、ステップ21の処理は、ステップ20の処理とほぼ同時に行われる。また、過渡電源電流の波形の測定は、一回だけ行ってもよいし、複数回測定して平均

【0155】次に、遅延時間評価器18により、過渡電源電流1。。、の波形のパルス幅を測定する(ステップ2 2)

値を求めることにより測定精度を向上してもよい。

【0156】次に、故障検出器34により、過渡電源電流 I の 156 で の 次形のパルス幅と既定値とを比較する (ステップ23)。

【0157】過渡電源電流 I 。。、の波形のパルス幅と既 定値とを比較した結果、故障検出条件を満たす場合に は、"故障あり"と判断する(ステップ24)。

【0158】一方、過渡電源電流 I pp の波形のパルス幅と既定値とを比較した結果、故障検出条件を満たさない場合には、"故障なし"と判断する(ステップ25)

【0159】とうして、処理が終了する。

【0160】なお、上記の処理は、図12に示すように、被試験回路20内の試験対象となるすべての故障内容が網羅されるまで繰り返し行われる。図12は、繰り返して故障試験を行う場合の試験方法を示すフローチャートである。

【0161】即ち、まず、図12に示すように、故障リ 50 ストを作成する。なお、この故障リストは、所望の故障 21 試験を行うことができるように、適宜作成される(ステップ30)。

【0162】次に、この故障リスト内から、故障試験の対象とすべき故障内容を適宜選択する(ステップ31)。

【0163】次に、故障内容の選択結果に基づいて、半 導体集積回路の故障試験を行う(ステップ32)。

【0164】次に、リスト内のすべての故障試験を網羅したか否かを判断する(ステップ33)。そして、リスト内のすべての故障試験の内容が網羅されると、試験は 10終了する。

(遅延故障試験方法)次に、本実施形態による遅延故障の試験方法を図13を用いて説明する。図13は、本実施形態による遅延故障の試験方法を示すフローチャートである

【0165】まず、図13に示すように、テストパターン発生器14により、被試験バスを活性化するテストパターン系列を入力する(ステップ40)。

【0166】次に、過渡電源電流波形測定器16により、電源12から被試験回路20の電源ラインに流れ込 20む過渡電源電流 I 。。,の波形を測定する(ステップ4

1)。なお、ステップ41の処理は、ステップ40の処理とほぼ同時に行われる。また、過渡電源電流 I optの波形は、一回だけ測定してもよいし、複数回測定して平均値を求めることにより測定精度を向上してもよい。

【0167】次に、遅延時間評価器18により、過渡電源電流Ⅰ。。、の波形のパルス幅t。を求める(ステップ42)。

【0168】次に、故障検出器34により、バルス幅も puと既定値とを比較する。具体的には、パルス幅もpuと 30 許容可能な遅延時間の上限値T/とを比較する(ステップ43)。

【 $0\,1\,6\,9$  】パルス幅  $t_{\rm PW}$  と既定値 $T^\prime$  とを比較した結果、式( $1\,3$  )に示すように、  $t_{\rm PW}$  >  $T^\prime$  の場合は、

"遅延故障あり"と判断する(ステップ44)。

[0170]一方、パルス幅 $t_{pp}$ と既定値T'とを比較した結果、 $t_{pp} \le T'$ の場合は、"遅延故障なし"と判断する(ステップ45)。

【0171】こうして、遅延故障試験の処理が終了する。なお、遅延故障の試験は、上記で図12を用いて説 40明したのと同様に、被試験回路内の試験対象となるすべての故障内容が網羅されるまで繰り返し行われる。

(縮退故障試験方法)次に、本実施形態による縮退故障の試験方法を図14を用いて説明する。図14は、本実施形態による縮退故障の試験方法を示すフローチャートである。

【0172】まず、テストパターン発生器14により、 被試験パスを活性化するテストパターン系列を入力する (ステップ50)。

【0173】次に、過渡電源電流波形測定器16によ

り、電源 12から被試験回路 20の電源ラインに流れ込む過渡電源電流  $I_{\text{obt}}$  の波形を測定する(ステップ 5 1)。なお、ステップ 5 1 の処理は、ステップ 5 0 の処理とほぼ同時に行われる。また、過渡電源電流の波形は、一回だけ測定してもよいし、複数回測定して平均値を求めることにより測定精度を向上してもよい。

[0174]次に、遅延時間評価器18により、過渡電源電流 I ₀ ₀ τ の波形のパルス幅 t • • を算出する (ステップ52)。

【0175】次に、故障検出器34により、遅延時間評価器18によって求められた過渡電源電流 $I_{\rm oot}$ の次形のバルス幅  $I_{\rm oot}$ を既定値と比較する。既定値は、例えば、半導体集積回路の製造バラツキ等を考慮して、遅延時間の下限値  $I_{\rm oot}$ できる(ステップ $I_{\rm oot}$ )。

[O176]次に、パルス幅 $t_{re}$ と既定値とを比較した結果、式(14)に示すように、 $t_{re}$ < $t_{re}$ 

【0177】一方、パルス幅 t , L と既定値とを比較した 結果、 t , L ≥ t , L , L , L , D 人 t の場合には、 "縮退故障な し"と判断する(ステップ 55)。

[0178] とうして、縮退故障の試験が終了する。なお、縮退故障の試験は、上記で図12を用いて説明したのと同様に、被試験回路内の試験対象となるすべての故障内容が網羅されるまで繰り返し行われる。

[0179] このように本実施形態によれば、過渡電源電流の波形のバルス幅を求めることにより、簡便な方法で被試験バスのバス遅延時間を測定することができる。しかも、本実施形態では、測定が容易な過渡電源電流の波形を測定すればよいので、電圧信号を測定する場合より容易に測定することができる。

[0180]また、本実施形態によれば、過渡電源電流の波形を測定すればよいので、出力信号を外部に出力することができない被試験パスについても試験することができる。しかも、本実施形態では、任意に生成したパターン系列を入力すれば試験を行うことができるので、試験方法を簡略化することができる。また、本実施形態によれば、サイド入力の入力値について特段の制限がないので、簡便に試験を行うことができる。

【0181】また、本実施形態によれば、過渡電源電流の波形のパルス幅を求め、このパルス幅と許容可能な遅延時間の上限値とを比較することにより、被試験パスにおける遅延故障の有無を試験することができる。また、本実施形態では、複数のパスを同時に活性化できるテストパターンが存在する場合には、複数のパスにおける遅延故障を同時に試験することも可能である。

【0182】また、本実施形態によれば、過渡電源電流 の波形のパルス幅を求め、このパルス幅と製造プロセス 50 のパラツキを考慮した値とを比較することにより、被試

験パスにおける縮退故障の有無を試験することもでき ス

23

【0183】[第2実施形態]本発明の第2実施形態による半導体集積回路の試験方法等について説明する前に、前提となる基本原理について図15を用いて説明する。図15は、本実施形態による半導体集積回路の試験方法の基本原理を示すタイムチャートである。図15(a)は、被試験パスの入出力電圧特性を示しており、図15(b)は、過渡電源電流の波形を示している。【0184】図2に示したように、論理ゲートの過渡電源電流I。はピーク値に達した後は単調に減少する。従って、被試験回路に流れ込む電源電流は、被試験パスの内、最後にスイッチングする論理ゲートの出力遷移のタイミングより後は、単調に減少する。

【0185】即ち、故障のない半導体集積回路においては、最後にスイッチングする論理ゲートの出力遷移タイミングをでwww、とし、タイミングでwww、における過渡電源電流の瞬時値を「、とすると、でwww、より後は、半導体集積回路の過渡電源電流は「、より大きくなることはない」

[0186]本実施形態による集積回路装置の試験方法は、上記の基本原理に鑑みたものであって、所定のタイミングにおける半導体集積回路の過渡電源電流の瞬時値\*

$$\tau_{max} = \max_{i,j} \{\tau_{ij}\}, \qquad 1 \leq i \leq n,$$

【0191】で表される。

【0192】従って、バスP<sub>1</sub>、P<sub>2</sub>、…、P<sub>n</sub>における バス遅延時間の最大値 t<sub>od.max</sub>は、τ<sub>max</sub>と入力遷移の タイミングτ<sub>0</sub>の間の時間間隔として、

[0193]

【数17】

$$t_{pd, \max} = \tau_{\max} - \tau_0 \qquad \cdots \quad (17)$$

【0194】で表される。

【0196】論理ゲートの電源電流 I。は図2(b)に ※

$$i_{DDT}(t) \leq i_{DDT}(\tau_{max}) = I'$$
,

【0202】という関係が成り立つ。

[0203]また、回路が正常に動作するためには、 $t_{sd.nax}$ が遅延時間の上限値T'( $=T_{clk}-T_{ske}-T_{su}$ )より小さくなければならない。従って、

[0204]

【数20】

$$t_{pd, \max} = \tau_{\max} - \tau_0 < T' \qquad \cdots \quad (2 \ 0)$$

【0205】という関係が成り立つ。

【0206】従って、回路に故障がないとき、t=T′

\* を測定することにより、被試験回路におけるバス遅延故 障を検出することに主な特徴がある。

【0187】なお、故障検出の判断基準となる電流値 I'は、例えば、被試験バス上の最後の論理ゲートの出力が電源電圧の半分の値となるときの電源電流の値とすることができ、この値は、例えば被試験回路に対する回路シミュレーションや実際のデバイスを用いた統計データ等から求めることができる。

[0188]図15に示すように、本実施形態による試験方法は、所定のタイミングにおける被試験回路の過渡電源電流の瞬時値を測定し、遅延故障のない理想的な回路の過渡電源電流の瞬時値と比較することにより、故障の有無を測定する。

【0189】論理回路において、テストパターンT=<
V<sub>1</sub>, V<sub>2</sub>>により複数のパスP<sub>1</sub>、P<sub>2</sub>、…、P<sub>n</sub>が活性 化されるとする。パスP<sub>1</sub>上の入力から数えて」番目の 論理ゲートがスイッチングするタイミングをτ<sub>11</sub>とする と、パスP<sub>1</sub>、P<sub>2</sub>、…、P<sub>n</sub>において最も遅くスイッチ ングする論理ゲートG<sub>f1n21</sub>の出力遷移のタイミングτ

[0190]

【数16】

$$1 \leq j \qquad \cdots (16)$$

※示すように三角波で近似でき、Grinal は最後にスイッチングするゲートであるから、正常な回路であれば、 τ \*\*\*以降に電源電流がピークとなることはない。

【0197】従って、t≧τ∎axにおいて電源電流波形

30 関数 i , , τ (t) は、単調に減少する関数である。 【0198】即ち、電源電流波形の時間関数を i

 $\tau$  (t) とし、タイミング $\tau_{\bullet\bullet\bullet}$  における電源電流の瞬時値を $\Gamma$  とすると、

[0199]

【数18】

$$I' \equiv i_{DDT}(\tau_{max}) \qquad \cdots \quad (18)$$

【0200】で表され、

[0201]

【数19】

$$t \geq \tau_{max} \qquad \cdots \quad (19)$$

 $+\tau_0 > \tau_{\text{max}}$ においては、式(19)により、

[0207]

【数21】

$$i_{DDT}(T'+\tau_0) \leq I' \qquad \cdots (2\ 1)$$

[0208]が成立する。

 ${0209}$  もし、 ${T'}+\tau$ 。において ${I}_{007}$ の瞬時値が ${I'}$  より大きい場合には、

[0210]

【数22】

\*間t。。。。。。をもつバスにおいては、信号の伝搬が半導体

集積回路に用いられるクロックに間に合わない。即ち、 この場合には、遅延故障が存在していることとなる。

【0217】 このように、所定のタイミングT′+で。

において、電源電流値 i οοτ (T´+το) が I´より大

きい場合には、活性化された被試験バスのいずれかにパ

【0218】 これに対し、ioot (T'+to)が「'よ

り小さい場合には、活性化された被試験バスのいずれに

ス遅延故障が存在していると考えられる。

10 もバス遅延故障が存在していないと考えられる。

$$i_{DDT}(T' + \tau_0) > I' = i_{DDT}(\tau_{max})$$
 ... (2 2)

【0211】で表される。

[0212]式(19)より、T´+で。がてmaxより大 きいことはありえないので、

[0213]

【数23】

$$\tau_{max} > T' + \tau_0 \qquad \cdots \quad (2.3)$$

[0214]

【数24】

$$\therefore t_{pd, \max} = \tau_{\max} - \tau_0 > T' \qquad \cdots (2.4)$$

[0215]となる。

【0216】従って、との場合には、最も大きな遅延時\*

$$\left\{$$
遅延故障なし、 $i_{DDT}\left(T'+\tau_0\right)\leq I'$  ... (25) 遅延故障あり、 $i_{DDT}\left(T'+\tau_0\right)>I'$ 

【0221】のような関係が成り立つ。

[0222] とのように、本実施形態によれば、所定の タイミングにおける過渡電源電流の電流値を、所定のタ 20 イミングにおける故障のない回路の電源電流値と比較す ることにより、半導体集積回路の遅延故障を容易に検出 することができる。

[0223]また、本実施形態による試験方法は遅延故 障のみならず、縮退故障をも試験することができる。縮 退故障の試験は、電源電流値を測定するタイミングを適 宜設定することにより行うことができる。

(半導体集積回路の試験装置)次に、本実施形態による 半導体集積回路の試験装置について、図16を用いて説 明する。図16は、本実施形態による半導体集積回路の 30 試験装置を示す図である。図6乃至図10に示す第1実 施形態による半導体集積回路の試験装置等と同一の構成 要素には、同一の符号を付して説明を省略又は簡潔にす る。

【0224】本実施形態による半導体集積回路試験装置 36には、電源12、テストパターン発生器14、過渡 電源電流瞬時値測定器38、及び故障検出器40が設け られている。

【0225】過渡電源電流瞬時値測定器38は、所定の タイミングェにおける過渡電原電流の瞬時値 i ", (t)を測定するものである。

【0226】故障検出器40は、過渡電源電流瞬時値測 定器38により測定された過渡電原電流値ioor(で) を、所定の電流値 I ′ と比較し、遅延故障の有無を判断 するものである。なお、故障検出器40は、ハードウエ アを用いて構成してもよいし、ハードウェアを用いて構 成してもよい。

【0227】次に、本実施形態で用いられる過渡電源電 流瞬時値測定器の具体例を図17を用いて説明する。図 17は、本実施形態で用いられる過渡電源電流瞬時値測 50

定器の具体例を示す図である。

【0228】図17に示すように、過渡電源電流瞬時値 測定器38には、電流信号を電圧信号に変換する電流セ ンサ22と、電流センサ22により変換された電圧値を 測定する測定器42とが設けられている。測定器42 は、デジタル・マルチメータ、オシロスコープ、又は集 積回路自動試験装置を用いることができる。 デジタル・ マルチメータとしては、例えば、株式会社アドバンテス ト製のデジタル・マルチメータR6581を用いること ができる。集積回路自動試験装置としては、例えば、第 1 実施形態に示した集積回路自動試験装置と同様のもの を用いることができる。

【0229】次に、本実施形態で用いられる過渡電源電 流瞬時値測定器の他の具体例を図18を用いて説明す る。図18は、本実施形態で用いられる過渡電源電流瞬 時値測定器の他の具体例を示す図である。

【0230】図18に示すように、過渡電源電流瞬時値 測定器38aには、電源ラインを切断するスイッチ26 と、被試験回路に電流を供給するコンデンサ28と、コ ンデンサ28の被試験回路側の端子の電圧波形v(t) の瞬時微分値を測定する微分測定器44とが設けられて

【0231】微分測定器44は、例えば、デジタル・マ ルチメータ、オシロスコープ、又は集積回路自動試験装 置等を用いることができる。

【0232】被試験回路20が過渡状態のとき、コンデ ンサ28から被試験回路20に流れ込む電流、すなわち 過渡電源電流Ⅰ٫٫٫は、

[0233]

【数26】

$$I_{DDT} = -C \frac{dv(t)}{dt} \qquad \cdots \quad (2.6)$$

【0219】従って、

[0220] 【数25】

【0234】で表される。なお、式(26)において、Cはコンデンサの容量であり、v(t)はコンデンサの被試験回路側の端子電圧である。

27

[0235]従って、あるタイミングでにおけるコンデンサの電圧波形 v (t)の時間微分値を測定すれば、被試験回路を流れる過渡電源電流の瞬時値 i oo τ (τ)を求めることができる。

【0236】タイミングェにおける電圧波形 v (t)の\*

$$\frac{dv(t)}{dt}\bigg|_{t=t} = \frac{v(\tau + \Delta_t) - v(\tau)}{\Delta_t}$$

[0239]で表される。なお、より正確な瞬時微分値を得るためには、 $\Delta$ 、をできるだけ短い時間とすることが望ましい。

(遅延故障試験方法)次に、本実施形態による遅延故障 試験方法を図19を用いて説明する。図19は、本実施 形態による遅延故障の試験方法を示すフローチャートで ある。

【0240】まず、テストパターン発生器 14により、 被試験パスを活性化するテストパターン系列を入力する 20 (ステップ 60)。

 $\{0241\}$ 次に、過渡電源電流瞬時値測定器 38 により、電源 12 から被試験回路 20 の電源ラインに流れ込む過渡電源電流の所定のタイミング $\tau$  における瞬時値 i  $_{00\tau}(\tau)$  を測定する(ステップ 61)。なお、ステップ 61 の処理は、ステップ 60 の処理とほぼ同時に行われる。また、瞬時値 i  $_{00\tau}(\tau)$  は、一回だけ測定してもよいし、複数回測定して平均値を求めることにより精度を向上してもよい。また、 $\tau$  は、例えば、入力遷移のタイミング $\tau$ 。と許容される遅延時間の最大値 $\mathbf{T}'$ とから、 $\tau = \mathbf{T}' + \tau$ 。により求めることができる。

【0242】次に、故障検出器40により、過渡電源電流の瞬時値ippr(て)と既定値I′とを比較する。例えば、故障のない回路において最後にスイッチングする論理ゲートGrinalの出力遷移タイミングでaxにおける過渡電源電流の典型値I′(=ippr(でax))と比較する(ステップ62)。

【0243】過渡電源電流の瞬時値 i oot ( τ ) と既定値 I ' とを比較した結果、式 (25) に示すように、 i oot ( τ ) > I ' の場合は、 "遅延故障あり" と判断する (ステップ63)。

【0244】一方、過渡電源電流の瞬時値 i oor ( τ ) と既定値 I ′ とを比較した結果、 i oor ( τ ) ≦ I ′ の場合は、"遅延故障なし"と判断する(ステップ 6 4 )

【0245】とうして、遅延故障試験の処理が終了する。なお、上記の手順は、図12で示したのと同様に、被試験回路内の試験対象となるすべての故障内容が網羅されるまで繰り返し行われる。

【0246】なお、縮退故障についても、故障検出条件 50 する。

\* 瞬時微分値は、タイミングェの近傍における極短い時間間隔 $\Delta$ 、においてv(t)の瞬時値を測定し、測定値の差を時間間隔 $\Delta$ 、で除算することにより求めることができる

【0237】従って、タイミングでにおける瞬時微分値 は、

[0238]

【数27】

を適宜変更することにより、同様に測定することが可能 である。

[0247] とのように、本実施形態によれば、所定のタイミングにおける過渡電源電流の瞬時値を用いて遅延故障や縮退故障を評価するので、半導体集積回路の被試験パスにおける故障の有無を容易に判断することができる

[0248] [第3実施形態] 本発明の第3実施形態に よる半導体集積回路の試験方法等について説明する前 に、前提となる基本原理について説明する。

【0249】第1実施形態で図1を用いて説明したように、インバータの入力信号が"1"から"0"に遷移する場合には、インバータに貫通電流が流れるとともに、インバータの出力信号線の寄生容量 $C_{1004}$ に充電電流  $I_{c}$ が流れ込む。

[0250] 従って、インバータの入力信号に立ち下がりの遷移が生じる場合に、電源からインバータに流れ込む過渡電流は、過渡電流を $I_{\rm cr}$ 、貫通電流を $I_{\rm sr}$ 、充電電流を $I_{\rm c}$ とすると、

[0251]

【数28】

$$I_{Gf} = I_{Sf} + I_C \qquad \cdots \quad (28)$$

【0252】で表される。

【0253】一方、インバータの入力信号が"0"から"1"に遷移する場合には、出力信号線からグランドに放電電流 I。が流れるが、電源からインバータへ流れ込む電流は貫通電流のみである。

【0254】従って、インバータの入力信号に立上りの 遷移が生じる場合に、電源からインバータに流れ込む過 渡電流は、過渡電流を I 。、、貫通電流を I 。、とすると、

[0255]

【数29】

$$I_{Gr} = I_{Sr} \qquad \cdots \quad (29)$$

【0256】で表される。

[0257]図20(a)は、CMOSインバータの過渡応答波形を拡大して表した図である。図20(a)に示すように、CMOSインバータに流れ込む電流 [a]。。は、入力電圧 $V_{TM}$ の変化に対して三角パルス状に変化する。

\* りの遷移が生じる場合に、電源からインバータに流れ込

【0258】図20 (b) は、CMOSインバータの過 渡応答波形を近似して表した図である。 図20(b)に 示すように、CMOSインバータに流れる貫通電流し。 は、三角パルスで近似することができる。

【0259】従って、インバータの入力信号に立ち上が\*

$$I_{Sr} = \begin{cases} 0, & t \leq \frac{V_{IRN}}{V_{DD}} t_{r} \\ \frac{V_{DO} \cdot I_{S \text{ max}}}{(V_{SP} - V_{IRN}) \cdot t_{r}} t - \frac{V_{IRN} \cdot I_{S \text{ max}}}{(V_{SP} - V_{TRN})}, & \frac{V_{TRN}}{V_{DD}} t_{r} < t \leq \frac{V_{SP}}{V_{DD}} t_{r} \\ \frac{V_{DD} \cdot I_{S \text{ max}}}{(V_{SP} - V_{DD} + V_{TRP}) \cdot t_{r}} t - \frac{(V_{DD} - V_{TRP}) \cdot I_{S \text{ max}}}{(V_{SP} - V_{DD} + V_{TRP})}, & \frac{V_{SP}}{V_{DD}} t_{r} < t \leq \frac{V_{DD} - V_{TRP}}{V_{DD}} t_{r} \end{cases} \cdots (30)$$

$$0, & t > \frac{V_{DD} - V_{TRP}}{V_{DD}} t_{r}$$

【0261】なお、式(30) において、 Ismax はイン バータの貫通電流の最大値、Vooは電源電圧、VTHNは n-MOSトランジスタのしきい値電圧、V<sub>тнァ</sub>はp-MOSトランジスタのしきい値電圧、t,は入力信号の 立ち上がり遷移時間である。ただし、Vrneは絶対値を 用いた。また、近似式を簡略化すべく、入力電圧 $V_{{\scriptscriptstyle I}}$ の 遷移開始タイミングは0とした。

※【0262】一方、インバータの入力信号に立ち下がり の遷移が生じる場合に、電源からインバータに流れ込む 貫通電流 150の波形は、入力信号の立ち下がり遷移時間 をt、とすると、以下の式で近似することができる。

[0263]

【数31】

$$I_{gf} = \begin{cases} \frac{V_{DD} \cdot I_{S,max}}{(V_{DD} - V_{TMP} - V_{SP}) \cdot t_f} t - \frac{V_{TMP} \cdot I_{S,max}}{(V_{DD} - V_{TMP} - V_{SP})}, \\ \frac{V_{DD} \cdot I_{S,max}}{(V_{TMN} - V_{SP}) \cdot t_f} t - \frac{(V_{DD} - V_{TMN}) \cdot I_{S,max}}{(V_{TMN} - V_{SP})}, \\ 0, \end{cases}$$

【0264】なお、上記の式(30)、式(31)は、 インバータの場合の近似式であるが、インバータ以外の 30 論理ゲートの場合にも、同様の近似式で表すことが可能

【0265】更に、インバータの出力信号線の寄生容量 Closeへの充電電流Icは、出力信号線の電圧変化をV 。。 (t) とすると、

[0266]

【数32】

$$I_{C} = C_{load} \frac{dv_{out}(t)}{dt} \qquad \cdots \quad (32)$$

【0267】で表される。

【0268】また、式(30)より、貫通電流 [5,0時 間積分値Qҕӷは、

[0269]

【数33】

$$Q_{Sr} = \int_{-\infty}^{\infty} I_{Sr} dt = \frac{I_{S \max} (V_{DD} - V_{THN} - V_{THP})}{2V_{DD}} t, \qquad \cdots (3.3)$$

【0270】で表される。

[0271]また、式(31)より、貫通電流154の時

間積分値Qsょは、

$$Q_{sy} = \int_{-\infty}^{\infty} I_{sy} dt = \frac{I_{s \max} \left( V_{DD} - V_{THN} - V_{THP} \right)}{2V_{DD}} t_f \qquad \cdots \quad (3.4)$$

【0273】で表される。

[0275]

【0274】従って、スイッチングの際に論理ゲートに

【数35】

流れ込む貫通電流の積分値Q。は、

$$Q_{s} = \int_{-\infty}^{\infty} I_{s} dt = \frac{I_{s \max} \left( V_{DD} - V_{THN} - V_{THP} \right)}{2V_{DD}} t_{T} \propto t_{T} \qquad \cdots \quad (3.5)$$

【0276】で表される。

【0277】なお、式 (35) において、 t t とは、入 力信号の遷移時間のととである。

【0278】式 (35) から分かるように、スイッチン グの際に論理ゲートに流れ込む貫通電流Isの積分値Qs は、論理ゲートの入力遷移時間 t <sub>τ</sub>に比例している。ま た、式(35)から分かるように、積分値Qsは、入力 \*10

【0279】インバータの出力負荷容量C1000个の充電 電流 Icの積分値Qcは式(32)より、

[0280]

【数36】

$$Q_C = \int_{-\infty}^{\infty} I_C dt = \int_{-\infty}^{\infty} C_{load} \frac{dv_{out}(t)}{dt} dt \qquad \cdots (3.6)$$

$$= C_{load} \left[ v_{out}(t) \right]_{co}^{\infty} = C_{load} \left( V_{DD} - 0 \right) = C_{load} V_{DD}$$

【0281】で表される。

【0282】式 (36) から分かるように、積分値Q。 は、インバータの入力遷移時間 t rには依存しない。

【0283】従って、スイッチングの際に論理ゲートに※

※流れ込む過渡電流の積分値Qcr、Qcrは、式(28)、 式(29)、式(35)、及び式(36)より、 [0284]

って、スイッチングの際に論理ゲートに※ 【数37】
$$Q_{Of} = \int_{-\infty}^{\infty} (I_{Sf} + I_C) dt = \frac{I_{S \max}(V_{DD} - V_{THN} - V_{THP})}{2V_{DD}} t_T + C_{load} V_{DD} \propto t_T \cdots (37)$$

[0285]

$$Q_{Or} = \int_{-\infty}^{\infty} I_{Sr} dt = \frac{I_{S_{\text{max}}} (V_{DD} - V_{THN} - V_{THP})}{2V_{DD}} t_T \propto t_T \qquad \cdots \quad (3.8)$$

[0286]で表される。

[0287]式(37)、式(38)から分かるよう に、過渡電流の積分値Qcr、Qcrは、論理ゲートの入力 遷移時間 trに比例する。

【0288】図21は、インバータの入力遷移時間 t, と過渡電流の積分値Q。、、Q。、との関係を示すグラフで ある。なお、図21は、回路シミュレーションにより求 めたものである。

【0289】図21から分かるように、過渡電流の積分 値Qcr、Qcrは、インバータの入力遷移時間 trに比例 している。従って、図21からも、式(37)、式(3 8) の正しさを裏付けることができる。

[0290]次に、図3(a)に示す半導体集積回路を 例として、本実施形態の基本原理を更に説明する。

【0291】第1実施形態で説明したように、図3 (a) に示す半導体集積回路は、インバータを直列に4 つ組み合わせたものであり、各インバータG1、G2、 G3、G4を流れる電流 Ic1、Ic2、Ic3、Ic4は、一 つの電源から供給されている。とのため、集積回路が動 作する際に電源から集積回路に流れ込む過渡電源電流Ⅰ☆

☆。。,は、図3(b)に示すように、各論理ゲートを流れ る電流の和となる。

[0292]従って、過渡電源電流 I oor は、

[0293]

【数39】

$$I_{DDT} = \sum_{n=1}^{N} I_{Gn} \qquad \cdots \quad (39)$$

【0294】で表される。

【0295】なお、式 (39) において、Nは、入力さ れたテストバターン系列によりスイッチングする論理グ ートの数を示しており、図3の場合はN=4である。

【0296】図3(a)に示すような集積回路において は、過渡電源電流Iootの積分値Qootは、各論理ゲート 40 を流れる電流の積分値 $Q_{c_n}$  ( $1 \le n \le N$ ) の和として表 される。

【0297】従って、過渡電源電流Ioorの積分値Qoor

[0298]

【数40】

$$Q_{DDT} = \int_{-\infty}^{\infty} I_{DDT} dt = \int_{-\infty}^{\infty} \left( \sum_{n=1}^{N} I_{Gn} \right) dt = \sum_{n=1}^{N} \int_{-\infty}^{\infty} I_{Gn} dt = \sum_{n=1}^{N} Q_{Gn} \quad \cdots \quad (4 \ 0)$$

【0299】で表される。例えば、図3(a)に示すよ うな集積回路においては、過渡電源電流 I oo T の積分値 50 Qc, Qc, Qc, Qc, Qc, の和である。

Quorは、各インバータを流れる過渡電流の積分値

【0300】各論理ゲートを流れる電流の積分値Q  $c_n$ ( $1 \le n \le N$ )は、式(37)や式(38)に示すように、各論理ゲートの入力遷移時間  $t_{\tau n}$ ( $1 \le n \le N$ )にそれぞれ比例する。

33

【0301】従って、過渡電源電流 I o o t の積分値 Q o o t \*

$$Q_{DDT} = \sum_{n=1}^{N} Q_{Gn} = \sum_{n=1}^{N} Q_{Sn} + \sum_{n=1}^{N} Q_{Cn} = \sum_{n=1}^{N} a_n t_{Tn} + b \qquad \cdots \quad (4 \ 1)$$

[0303]となる。なお、式(41)において、a。は、論理ゲートG。の貫通電流の積分値Q5。と論理ゲートG。の入力遷移時間 t7。との間の比例係数であり、bは、各論理ゲートに流れ込む充電電流Q6。の和よりなる定数である。

【0304】本実施形態による集積回路試験装置及び試験方法は、被試験バス上の微小オープン欠陥又は抵抗性オープン欠陥によるパス遅延故障を、上述した過渡電源電流の積分値を用いて検出することに主な特徴の一つがある。

【0305】オープン欠陥とは、本来接続されているべき信号線が分断されている状態のことである。例えば、オーミック電極に欠損が生じている場合や、オーミック電極の下に酸化膜が形成されている場合には、コンタクトにオープン欠陥が生じる。また、パターニング不良やエッチング不良等によって、配線にオープン欠陥が生じる場合もある。また、マスク不良等によって、拡散層やポリシリコン層等にオープン欠陥が生じる場合もある。

[0306]オープン欠陥には、図22(a)に示すような電流を通さない大きなオープン欠陥と、図22

(b) に示すような微小な電流を通すオープン欠陥とがある。微小な電流を通すオープン欠陥としては、微小オ 30 ープン欠陥と抵抗性オープン欠陥とがある。図22は、信号線のオープン欠陥を示す概念図である。

[0307]図22(a)に示すような大きなオープン 欠陥が生じている場合には、入力側の信号線45に電圧  $V_{\text{IM}}$ が印加されても、出力側の信号線45に入力電圧 $V_{\text{IM}}$ に応じた出力電圧 $V_{\text{OUT}}$ が伝達されないため、論理故 障、具体的には縮退故障が生じる。

【0308】一方、図22(b) に示すような小さなオープン欠陥が生じている場合、例えば100 n m以下の 微小なオープン欠陥が生じている場合には、トンネル効 40 果により小さなリーク電流が流れる。なお、微小なオープン欠陥を流れるトンネル電流については、例えば、C. L.Henderson、J.M.Soden、and C.F.Hawkins、"The Beha vior and Testing Implications of IC Logic Gate Op en Circuits、" Proceedings of IEEE International Test Conference、pp.302-310、1991、に記載されている。 【0309】微小なオープン欠陥が生じている場合には、トンネル効果により電流が流れるため、電荷の移動

は遅く、信号線における電圧の立ち上がりや立ち下がり

\* は、入力遷移時間 t ;。(1 ≦ n ≦ N) の線形多項式で表され、

【0302】 【数41】

の遷移時間 trは長くなる。そして、図22(b) に示すように、入力側の信号線45に印加された入力電圧Vェッのタイミングより大きく遅れて、出力側の信号線45に出力電圧V。urが伝達される。このため、信号線45に微小オープン欠陥が生じている場合には、遅延故障となる。

【0310】このような微小なオープン欠陥が生じている場合には、トンネル効果により欠陥を通して小さな電流が流れるため、大きな抵抗R。。。。を用いて信号遷移をモデル化することができ、抵抗性オーブン欠陥と同様に取り扱うことができる。図23(a)は、入力側に微小オープン欠陥又は抵抗性オープン欠陥が生じているインバータを示す図である。図23(b)は、図23(a)の信号線Aと信号線A、とにおける信号波形を示すタイムチャートである。

【0311】図23(b) に示すように、信号線A' における信号遷移は、信号線Aにおける信号遷移より遅れる。

【0312】信号線A′の信号遷移時間 t,は、微小オープン欠陥又は抵抗性オープン欠陥の抵抗をR。。。。、インバータの入力における寄生容量をC,,,とすると、

0 [0313]

【数42】

$$t_T \approx t_{T, typ} + 2.2R_{open}C_{in} \qquad \cdots \quad (4.2)$$

【0314】で表される。なお、式 (42)において、 $t_{\tau,tv}$ は、欠陥がない場合の入力信号の遷移時間の典型値である。また、信号遷移時間  $t_{\tau}$ は、信号電圧が $0.1V_{oo}$ から $0.9V_{oo}$ まで立ち上がるまでの時間、又は信号電圧が $0.9V_{oo}$ から $0.1V_{oo}$ まで立ち下がるまでの時間とした。

【0315】式(42)から分かるように、インバータの入力信号の遷移時間の増加分は、微小オープン欠陥又は抵抗性オープン欠陥の抵抗値R。。。。 に比例する。

【0316】従って、被試験バス上に微小オープン欠陥 又は抵抗性オープン欠陥が生じている場合には、半導体 集積回路の電源電流の積分値Q。。, は、式(41)、及 び式(42)より、

[0317]

【数43】

$$Q_{DDT} = \sum_{n=1}^{N} a_{n} t_{Tn} + b = \left(\sum_{n=1}^{N} a_{n} t_{Tn, typ} + b\right) + 2.2 a_{k} C_{tn} R_{open}$$

$$= Q_{DDT, typ} + 2.2 a_{k} C_{tn} R_{open} \propto R_{open}$$
... (4.3)

【0318】で表される。なお、式(43)において、Q。。・・・・・。は、欠陥がない場合の過渡電源電流の積分値の典型値である。

【0319】式(43)から分かるように、半導体集積回路の電源電流の積分値Q。。」は、微小オープン欠陥又は抵抗性オープン欠陥の抵抗値R。。。。 に比例して線形的に増加する。

【0320】図24は、微小オープン欠陥又は抵抗性オープン欠陥の抵抗値R。。。。」と過渡電源電流の積分値Q。。。」との関係を示すグラフである。なお、図24は、図3に示す半導体集積回路の信号線IN2に微小オーブン欠陥又は抵抗性オープン欠陥が生じている場合をシミュレーションしたものである。

[0321]図24に示したシミュレーション結果は、 式(43)の正しさを裏付けている。

【0322】従って、過渡電源電流の積分値Q。。,・を測定し、積分値Q。。,・と欠陥がない回路の積分値Q。。,・、、。とを比較すれば、被試験バス上に微小オープン欠陥又は抵抗性オープン欠陥が生じているか否かを検出することができる。

【0323】なお、実際の半導体集積回路の製造プロセスでは、プロセスバラメータのばらつきによって、過渡電源電流の積分値Qoor.tveが変動する。図25は、過 \*

\* 渡電源電流の積分値Qootの変動を示すグラフである。 図25の横軸は、過渡電源電流の積分値Qootを示して おり、縦軸はサンプル数を示している。

 【0324】図25に示すように、過渡電源電流の積分
 10 値Q<sub>007</sub>は、Q<sub>007,tvo</sub>±∆<sub>0</sub>の範囲で変動する。なお、 △<sub>0</sub>は、過渡電源電流の積分値Q<sub>007,tvo</sub>の変動値である。

[0325]従って、試験を行った際に測定された過渡電源電流の積分値 $Q_{007}$ が、正常な被試験バスにおける過渡電源電流の積分値の上限 $Q_{007.110}$ + $\Delta_0$ より大きい場合には、被試験バス上に微小オーブン欠陥又は抵抗性オーブン欠陥があると判断することができる。

[0326]従って、過渡電源電流の積分値Q。。すがQ。。。すがQ。。。すが、より小さい場合には、被試験バス上に微小20 オープン欠陥又は抵抗性オープン欠陥がないと考えることができ、過渡電源電流の積分値Q。。すがQ。。。で、より大きい場合には、被試験バス上に微小オープン欠陥又は抵抗性オープン欠陥が存在すると考えることができる。

[0327] これにより、

[0328]

【数44】

$$\left\{ egin{align*} egin{ali$$

【0329】のような関係が成り立つ。

【0330】なお、過渡電流の積分値の典型値Q

DDT.tvpや変動値△aはプロセス変動に関するシミュレーションなどにより求めることができる。また、過渡電流の積分値Q。DTと過渡電流の積分値の典型値Q。DT.tvpとの差から、微小オープン欠陥又は抵抗性オープン欠陥の抵抗の大きさを解析することも可能である。

(試験方法の基本原理)次に、本実施形態による半導体 集積回路の試験方法の基本原理について説明する。

【0331】本実施形態による半導体集積回路の試験方法は、被試験回路の過渡電源電流の積分値を測定することによって遅延故障を評価するものである。

【0332】論理ゲートのゲート遅延時間 t ad は、入力信号の遷移時間 t x に比例するため、

[0333]

【数45】

$$t_{gd} = t_{gd, chep} + \frac{1}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right) t_T$$
 ... (4.5)

【0334】で表される。

【0335】なお、式 (45) において、 t

ad.steeは、微小オープン欠陥や抵抗性オープン欠陥のないインバータに、遷移時間0のステップ入力を入力した場合の遅延時間である。また、 $V_{TH}$ はp-MOSトランジスタ又はn-MOSトランジスタのしきい値電圧である。入力の立ち上がり遷移の場合には $V_{TH}=V_{THP}$ で表される。

【0336】従って、論理ゲートの入力信号線に抵抗値 R。。。。。で表される微小オープン欠陥又は抵抗性オープン 欠陥が生じている場合には、式(42)より、

[0337]

【数46】

$$t_{gd} = t_{gd, step} + \frac{t_{T}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right)$$

$$= t_{gd, step} + \frac{t_{T, top} + 2.2R_{open}C_{tn}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right)$$

$$= t_{gd, step} + \frac{t_{T, top}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right) + \frac{2.2C_{tn}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right) R_{open}$$

$$= t_{gd, top} + \frac{2.2C_{in}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right) R_{open} \propto R_{open}$$

$$= t_{gd, top} + \frac{2.2C_{in}}{6} \left( 1 - 2 \frac{V_{TH}}{V_{DD}} \right) R_{open} \propto R_{open}$$

【0338】で表すことができる。

【0339】なお、式(46)において、 t ad...。は、 欠陥のない論理ゲートのゲート遅延時間の典型値である。

【0340】式(46)から分かるように、微小オーブン欠陥又は抵抗性オーブン欠陥が生じている論理ゲートのゲート遅延時間 t。は、微小オーブン欠陥又は抵抗性オーブン欠陥の抵抗値R。。。。によって変化し、ゲート遅\*

\* 延時間 t。。の増加分 S は微小オープン欠陥又は抵抗性オープン欠陥の抵抗値R。。。。 に比例する。

[0341]また、微小オーブン欠陥又は抵抗性オーブン欠陥が生じている場合の被試験バスのバス遅延時間 t ad は、式(5)を用いると、

[0342] 【数47]

$$\begin{split} t_{pd} &= \sum_{i=1}^{m} t_{gdi} = \sum_{i=1}^{m} \left( t_{gdi, 5/T} + \delta_{i} \right) \\ &= \sum_{i=1}^{m} t_{gdi, 5/P} + \frac{2.2C_{ink}}{6} \left( 1 - 2\frac{V_{TH}}{V_{DD}} \right) R_{open} & \cdots (4.7) \\ &= t_{pd, 5/P} + \frac{2.2C_{ink}}{6} \left( 1 - 2\frac{V_{TH}}{V_{DD}} \right) R_{open} \propto R_{open} \end{split}$$

【0343】で表される。

[0344]式(47)から分かるように、被試験バスのバス遅延時間 t,dは、抵抗値R.,e,に比例する。

【0345】図26は、微小オープン欠陥又は抵抗性オープン欠陥の抵抗値R。。。。とパス遅延時間 t。。との関係を示すグラフである。図26は、図3(a)の集積回路の信号線IN2に微小オープン欠陥又は抵抗性オープン欠陥が生じている場合をシミュレーションしたものである。

※7)の正しさを裏付けている。 【0347】また、集積回路の

[0347]また、集積回路の過渡電源電流の積分値Q 30  $_{\text{DDT}}$ は、式(40)より、各論理ゲートG、 $(1 \le i \le n)$ を流れる電流の積分値 $Q_{\text{cl}}$ の和で表される。

【0348】このため、バスP上の論理ゲートG<sub>\*</sub>の入力に微小オープン欠陥又は抵抗性オープン欠陥が生じている場合には、式(43)を用いると、

【0349】 【数48】

[0346] 図26のシミュレーション結果は、式(4%

$$Q_{DDT} = Q_{DDT, 5p} + \frac{2.2I_{s_{max}} (V_{DD} - V_{THN} - V_{THP}) C_{ink}}{2V_{DD}} R_{open} \qquad \cdots \quad (4.8)$$

【0350】で表される。

【0351】式 (48) から分かるように、過渡電源電流の積分値 $Q_{007}$ は、微小オーブン欠陥又は抵抗性オープン欠陥の抵抗値 $R_{009}$ に比例する。

【0352】従って、式(47)及び式(48)より、

微小オープン欠陥又は抵抗性オープン欠陥が生じている バスPの遅延時間 t。。は、

[0353]

【数49】

【0354】で表される。

。。は、半導体集積回路の過渡電源電流の積分値Q。。,に 対して線形に変化する。

【0356】図27は、過渡電源電流の積分値Q。。。と バス遅延時間 t。。との関係を示すグラフである。図27 は、図3(a)の集積回路の信号線IN2に微小オープ ン欠陥又は抵抗性オーブン欠陥が生じている場合をシミ\* \* ュレーションしたものである。

【0355】式(49)から分かるように、遅延時間t 10 【0357】図27のシミュレーション結果は、式(4 9) の正しさを裏付けている。

> 【0358】式 (49) において、パス遅延時間 t。。と して許容可能な上限値をTiとし、そのときの過渡電源 電流の積分値をQmaxとすると、Qmaxは、

[0359]

$$Q_{\text{max}} = Q_{DDT, 0p} + \frac{3I_{S \max} (V_{DD} - V_{THN} - V_{THP})}{V_{DD} - 2V_{TH}} (T' - t_{pd, 0p}) \qquad \cdots \quad (50)$$

[0360]で表される。

【0361】Q...、は、パス遅延故障が生じていないと することが可能な過渡電源電流の積分値Qoorの上限値 である。即ち、QootがQooxより小さい場合には半導体 集積回路にはバス遅延故障が存在せず、Qpp↑がQmaxよ り大きい場合には半導体集積回路に微小オープン欠陥又 は抵抗性オープン欠陥によるバス遅延故障が存在すると 判断することができる。

【0362】従って、

[0363]

【数51】

|遅延故障なし,
$$Q_{DOT} \leq Q_{max}$$
 … (51)  
|遅延故障あり, $Q_{DOT} > Q_{max}$ 

【0364】のような関係が成り立つ。

[0365] このように、本実施形態によれば、過渡電 源電流の積分値Q。。、と既定値Q。。x とを比較することに より、半導体集積回路に遅延故障が生じているか否かを 試験することができる。なお、既定値Q。。xは、回路シ ミュレーションや統計データ等から式(50)を用いて 求めることができる。

【0366】なお、、本実施形態による半導体集積回路 試験方法は、微小オープン欠陥や遅延故障の試験のみに 限定されるものではなく、試験条件を適宜設定すること※

20※により、縮退故障等を試験することも可能である。

[0367] 本実施形態の半導体集積回路試験方法によ り縮退故障を試験する場合について説明する。

【0368】被試験回路の過渡電源電流の積分値は、半 導体集積回路の製造プロセスにおけるプロセスパラメー タのバラツキにより、例えば±△。の範囲でばらつく。 これにより、積分値は、例えば、典型値Qoot.tvo±1 0%の範囲で増減することとなる。従って、積分値が、 例えば、典型値Quot.tvo ±10%の範囲の場合には、 正常と判断することができる。

30 【0369】しかし、Q。。,が△。より大きな割合で減少 した場合、例えば、Q。orが典型値より例えば20%減 少した場合には、被試験パス上の論理ゲートのいくつか がスイッチングしていないと考えることができる。この 場合には、被試験バス上に論理ゲートのスイッチングを 妨げる欠陥、例えば大きなオープン欠陥が存在すると考 えることができる。

【0370】従って、過渡電源電流の積分値Q。。,が、 故障のない回路において生じうる過渡電源電流の積分値 の下限値QpotitypーAgより小さい場合には、被試験バ 40 ス上に縮退故障があると判断することができる。

[0371] そして、

[0372]

【数52】

「縮退故障なし,
$$Q_{DDT} \ge Q_{DDT, by} - \Delta_Q$$
 … (5.2)   
 縮退故障あり, $Q_{DDT} < Q_{DDT, by} - \Delta_Q$ 

【0373】のような関係が成立する。

【0374】なお、式(52) において、典型値Q po f. tv。及び変動値△gは、プロセス変動に関する回路シ ミュレーションや実際のデバイスを用いた統計データ等 50 り、被試験バスにおける微小オーブン欠陥、抵抗性オー

から求めることができる。

【0375】このように本実施形態によれば、被試験回 路の過渡電源電流の積分値を既定値と比較することによ

プン欠陥、パス遅延故障、及び縮退故障を検出すること ができる。

(半導体集積回路の試験装置)次に、本実施形態による 半導体集積回路の試験装置を図28を用いて説明する。 図28は、本実施形態による半導体集積回路の試験装置 を示すブロック図である。図6乃至図8、図10、又は 図16乃至図18に示す第1又は第2実施形態による半 導体集積回路の試験装置等と同一の構成要素には、同一 の符号を付して説明を省略又は簡潔にする。

【0376】図28に示すように、半導体集積回路試験 10 装置46には、電源12、テストパターン発生器14、 過渡電源電流積分値測定器48、及び故障検出器50が 設けられている。

[0377]過渡電源電流積分値測定器48は、所定の時間間隔における過渡電源電流の積分値Qoorを測定するものである。なお、過渡電源電流積分値測定器48については、後述することとする。

【0378】また、故障検出器50は、過渡電源電流積分値測定器48によって測定された過渡電源電流値Qootを既定値と比較し、故障の有無を判断するものである。故障検出器50は、ハードウェアを用いて構成してもよいし、ソフトウェアを用いて構成することもできる。

[0379]次に、本実施形態で用いられる過渡電源電流積分値測定器の具体例を図29を用いて説明する。図29は、本実施形態で用いられる過渡電源電流積分値測定器の具体例を示す図である。

【0380】図29に示すように、過渡電源電流波形測 定器48には、電流センサ22と、波形測定器52と、 電流積分器54とが設けられている。

【0381】波形測定器52は、電流センサ22により 変換された電圧波形を測定するものである。波形測定器 52としては、例えば、オシロスコープや集積回路自動\* \* 試験装置等を用いることができる。

【0382】電流積分器54は、波形測定器52によって測定された電流波形のうち、所定の時間における積分値を算出するものである。電流積分器54としては、ハードウェアを用いてもよいし、ソフトウェアを用いてもよい。

[0383]次に、本実施形態で用いられる過渡電源電流積分値測定器の他の具体例を図30を用いて説明する。図30は、本実施形態で用いられる過渡電源電流積分値測定器の他の具体例を示す図である。

[0384]過渡電源電流積分値測定器48aには、スイッチ26、コンデンサ28、及び測定器56が設けられている。

【0385】測定器56は、コンデンサ28の被試験回路側の端子の電圧波形v(t)の瞬時値を測定するものである。測定器56としては、例えば、デジタル・マルチメータ、オシロスコーブ、又は集積回路自動試験装置を用いることができる。

【0386】被試験回路が過渡状態のときに、コンデン 20 サ28から被試験回路20に流れ込む過渡電源電流 I

[0387]

【数53】

$$I_{DDT} = -C \frac{dv(t)}{dt} \qquad \cdots \quad (5 \ 3)$$

【0388】で表される。従って、過渡電源電流の積分値Qoorは、コンデンサ28の測定器56側における電圧の初期値と最終値をそれぞれv(-∞)、v(∞)と30 すると.

[0389]

【数54】

$$Q_{DDT} = \int_{-\infty}^{\infty} I_{DDT} dt$$

$$= -C \int_{-\infty}^{\infty} \frac{dv(t)}{dt} dt = -C[v(t)]_{-\infty}^{\infty} = C[v(-\infty) - v(\infty)]$$
... (5 4)

【0390】で表される。

【0391】即ち、所定の時間におけるコンデンサ28 40 の電圧の初期値と最終値とを測定し、その差を算出すれば、被試験回路20を流れる過渡電源電流 I ののでの積分値 Q ののでできる。

【0392】なお、コンデンサ28の電圧の初期値は、被試験バスの入力信号線に信号遷移が生じる直前に測定し、コンデンサ28の電圧の最終値は被試験バス上のすべての論理ゲートがスイッチングし、電源電流が静止電源電流値 I pog となった直後に測定することが望ましい。

[0393]但し、電源電流が静止電源電流値1000と

なるタイミングを特定することが困難であるため、テストパターン系列を入力してから十分な時間が経過した後のタイミングで、コンデンサ28の電圧の最終値を測定してもよい。

(半導体集積回路の試験方法)次に、本実施形態による 半導体集積回路の試験方法について図31を用いて説明 する。図31は、本実施形態による半導体集積回路の試 験方法を示すフローチャートである。

[0394]まず、テストバターン発生器14により、 被試験バスを活性化するテストバターン系列を入力する (ステップ70)。

50 【0395】次に、過渡電源電流積分値測定器48によ

り、電源 12 から被試験回路 20 の電源ラインに流れ込む過渡電源電流の所定の時間 T における積分値  $Q_{oot}$  を 測定する(ステップ 71)。なお、ステップ 71 の処理は、ステップ 71 の処理とほぼ同時に行われる。所定の時間 T は、例えば、入力遷移の直前のタイミング  $\tau$  ( $-\infty$ ) から被試験回路 20 が十分安定するタイミング  $\tau$  ( $\infty$ ) までとする。また、過渡電源電流の積分値の測定は、一回だけ測定してもよいし、複数回測定して平均値を求めることにより測定精度を向上してもよい。

43

【0396】次に、故障検出器50により、過渡電源電 10 流の積分値Q。。、と既定値とを比較する(ステップ7 2)

【0397】過渡電源電流の積分値Q。。、と既定値とを 比較した結果、故障検出条件を満たしている場合には、 "故障あり"と判断する(ステップ73)。

【0398】一方、過渡電源電流の積分値Qoorと既定値とを比較した結果、故障検出条件を満たしていない場合には、"故障なし"と判断する(ステップ74)。 【0399】こうして、処理が終了する。

【0400】なお、上記の処理手順は、図12に示すの 20 と同様に、被試験回路内の試験対象となるすべての故障 内容が網羅されるまで繰り返し行われる。故障リストは、例えば、生じうるすべての故障を試験するように作成してもよいし、同時に試験することができる故障をグループ化して作成してもよい。

(微小オープン欠陥又は抵抗性オープン欠陥の試験方法)次に、本実施形態による微小オープン欠陥又は抵抗性オープン欠陥の試験方法を図32を用いて説明する。図32は、本実施形態による微小オープン欠陥又は抵抗性オープン欠陥の試験方法を示すフローチャートである。

【0401】まず、テストパターン発生器14により、 被試験パスを活性化するテストパターン系列を入力する (ステップ80)。

【0403】次に、故障検出器50により、過渡電源電流の積分値 $Q_{\text{DDT}}$ と既定値とを比較する。既定値としては、例えば、故障のない回路において生じうる過渡電源電流の積分値の上限値 $Q_{\text{DDT}}+\Delta_{\text{Q}}$ とする(ステップ82)。

【0404】過渡電源電流の積分値 $Q_{oot}$ と既定値とを比較した結果、 $Q_{oot}>Q_{oot,tvo}+\Delta_{o}$ の場合には、式 (44) に示すように "微小オープン欠陥又は抵抗性オープン欠陥あり" と判断する(ステップ83)。

【0405】一方、過渡電源電流の積分値 $Q_{007}$ と既定値とを比較した結果、 $Q_{007} \le Q_{007,144} + \Delta_{q}$ の場合には、式(44)に示すように"微小オープン欠陥又は抵抗性オープン欠陥なし"と判断する(ステップ84)。【0406】こうして、処理が終了する。

【0407】なお、上記の処理手順は、被試験回路内の 試験対象となるすべての試験内容が網羅されるまで繰り 返し行われる。

(遅延故障試験方法)次に、本実施形態による遅延故障の試験方法を図33を用いて説明する。図33は、本実施形態による遅延故障の試験方法を示すフローチャートである。

【0408】まず、テストパターン発生器14により、 被試験パスを活性化するテストパターン系列を入力する (ステップ90)。

 $\{0409\}$ 次に、過渡電源電流積分値測定器 48 により、電源 12 から被試験回路 20 の電源ラインに流れ込む過渡電源電流の所定時間 T における積分値  $Q_{oot}$  を測定する(ステップ 91)。なお、ステップ 91 の処理は、ステップ 90 の処理とほぼ同時に行われる。また、所定の時間 T は、例えば、入力遷移の直前のタイミング  $\tau$  ( $-\infty$ ) から被試験回路 20 が十分安定するタイミング  $\tau$  ( $\infty$ ) までとする。また、過渡電源電流の積分値  $Q_{oot}$  を測定する際、一回だけ測定することにより積分値を求めてもよいし、複数回測定して平均値を求めることにより測定精度を向上してもよい。

【0410】次に、故障検出器104により、過渡電源電流の積分値Q。。」と既定値Q。。ととと比較する(ステップ92)。

【 0 4 1 1 】 過渡電源電流の積分値Q<sub>nnt</sub> と既定値Q<sub>nnt</sub> とを比較した結果、Q<sub>nnt</sub> > Q<sub>nnt</sub> の場合には、式(5 1)に示すように、"遅延故障あり"と判断する(ステップ 9 3)。

【0412】一方、過渡電源電流の積分値Q<sub>007</sub>と既定値Q<sub>11x</sub>とを比較した結果、Q<sub>007</sub> ≤Q<sub>11x</sub>の場合には、式(51)に示すように、"遅延故障なし"と判断する(ステップ94)。

【0413】 こうして、処理が終了する。なお、上記の 処理手順は、被試験回路内の試験対象となるすべての故 障内容が網羅されるまで繰り返し行われる。

(縮退故障試験)次に、本実施形態による縮退故障の試験方法について図34を用いて説明する。図34は本実施形態による縮退故障の試験方法を示すフローチャートである。

【0414】まず、テストパターン発生器14により、 50 被試験パスを活性化するテストパターン系列を入力する (ステップ100)。

45

【0416】次に、故障検出器104により、過渡電源電流の積分値Q。。」でと既定値とを比較する。既定値としては、例えば、故障のない回路において生じうる過渡電源電流の積分値の下限値Q。。、、、、一△。とする(ステップ102)。

【0417】過渡電源電流の積分値 $Q_{007}$ と既定値とを比較した結果、式(52) に示すように、 $Q_{007}$ < $Q_{007,tv0}$   $-\Delta_{0}$  の場合は、"縮退故障あり"と判断する(ステップ103)。

【0418】一方、過渡電源電流の積分値 $Q_{nor}$ と既定値とを比較した結果、 $Q_{nor} \ge Q_{nor,tv}$ - $\Delta_q$ の場合には、"縮退故障なし"と判断する(ステップ104)。【0419】こうして、処理が終了する。

【0420】なお、上記の処理手順は、被試験回路内の 試験対象となるすべての故障内容が網羅されるまで繰り 返し行われる。

【0421】とのように、本実施形態によれば、過渡電源電流の積分値を用いて遅延故障を検出することにより、半導体集積回路の被試験バスにおける遅延故障や縮退故障の有無を容易に試験することができる。

[0422] [変形実施形態] 本発明は上記実施形態に限らず種々の変形が可能である。

[0423]例えば、上記実施形態では、CMOS集積回路を例に説明したが、CMOS集積回路のみならず、他の半導体集積回路にも適宜用いることができる。

[0424]

【発明の効果】以上の通り、本発明によれば、過渡電源電流波形のパルス幅を求めることにより、簡便な方法で 40被試験パスのパス遅延時間を測定することができる。しかも、本発明によれば、測定が容易な過渡電源電流の波形を測定すればよいので、電圧信号を測定する場合より容易に測定することができる。

[0425]また、本発明によれば、過渡電源電流の波形を測定すればよいので、出力信号を外部に出力することができない被試験パスについても試験することができる。しかも、本発明によれば、任意に生成したパターン系列を入力すれば試験を行うことができるので、試験方法を簡略化することができる。また、本発明によれば、

サイド入力の入力値について特段の制限がないので、簡便に試験を行うことができる。

【0426】また、本発明によれば、過渡電源電流の波形のバルス幅を求め、このバルス幅と許容可能な遅延時間の上限値とを比較することにより、被試験バスにおける遅延故障の有無を試験することができる。また、本発明によれば、複数のバスを同時に活性化できるテストバターンが存在する場合には、複数のバスにおける遅延故障を同時に試験することも可能である。

【0427】また、本発明によれば、過渡電源電流の波形のパルス幅を求め、とのパルス幅と製造プロセスのバラツキを考慮した値とを比較することにより、被試験パスにおける縮退故障の有無を試験することもできる。

【0428】また、本発明によれば、所定のタイミングにおける過渡電源電流の瞬時値を用いて遅延故障や縮退故障を評価するので、半導体集積回路の被試験パスにおける故障の有無を容易に判断することができる。

[0429]また、本発明によれば、過渡電源電流の積分値を用いて遅延故障を検出することにより、半導体集 積回路の被試験パスにおける遅延故障や縮退故障の有無を容易に試験することができる。

【図面の簡単な説明】

【図1】CMOSインバータの過渡応答を示す図であ ろ.

【図2】CMOSインバータの過渡応答波形を拡大して示した図である。

[図3]複数の論理ゲートを用いて構成された半導体集 積回路の動作原理を示す図である。

【図4】本発明の第1実施形態による遅延故障試験方法の基本原理を示す概念図である。

【図5】本発明の第1実施形態による半導体集積回路の 試験方法の基本原理を示すタイムチャートである。

【図6】本発明の第1実施形態による遅延時間測定装置 を示すブロック図である。

[図7]過渡電源電流波形測定器の具体例を示すブロック図である。

[図8]過渡電源電流波形測定器の他の具体例を示すブロック図である。

【図9】本発明の第1実施形態による遅延時間測定方法 を示すフローチャートである。

【図10】本発明の第1実施形態による半導体集積回路 の試験装置を示すブロック図である。

【図11】本発明の第1実施形態による半導体集積回路 の試験方法を示すフローチャートである。

【図12】繰り返して故障試験を行う場合の試験方法を 示すフローチャートである。

【図13】本発明の第1実施形態による遅延故障の試験 方法を示すフローチャートである。

【図14】本発明の第1実施形態による縮退故障の試験 方法を示すフローチャートである。 【図15】本発明の第2実施形態による半導体集積回路 の試験方法の基本原理を示すタイムチャートである。

47

【図16】本発明の第2実施形態による半導体集積回路の試験装置を示す図である。

【図17】過渡電源電流瞬時値測定器の具体例を示す図である。

【図18】過渡電源電流瞬時値測定器の他の具体例を示す図である。

【図19】本発明の第2実施形態による遅延故障の試験 方法を示すフローチャートである。

【図20】CMOSインバータの過渡応答波形を拡大して表した図である。

【図21】CMOSインバータの入力遷移時間と過渡電流の積分値との関係を示すグラフである。

【図22】オープン欠陥を示す概念図である。

【図23】入力側に微小オープン欠陥又は抵抗性オープン欠陥が生じているインバータを示す図である。

【図24】微小オープン欠陥又は抵抗性オープン欠陥の 抵抗値と過渡電源電流の積分値との関係を示すグラフで ある。

【図25】過渡電源電流の積分値の変動を示すグラフである。

【図26】微小オープン欠陥又は抵抗性オープン欠陥の 抵抗値とパス遅延時間との関係を示すグラフである。

【図27】過渡電源電流の積分値とパス遅延時間との関係を示すグラフである。

【図28】本発明の第3実施形態による半導体集積回路 の試験装置を示すブロック図である。

【図29】過渡電源電流積分値測定器の具体例を示す図 である。

【図30】過渡電源電流積分値測定器の他の具体例を示す図である。

【図31】本発明の第3実施形態による半導体集積回路の試験方法を示すフローチャートである。

\*【図32】本発明の第3実施形態による微小オープン欠 陥又は抵抗性オープン欠陥の試験方法を示すフローチャ ートである。

【図33】本発明の第3実施形態による遅延故障の試験 方法を示すフローチャートである。

【図34】本発明の第3実施形態による縮退故障の試験 方法を示すフローチャートである。

【符号の説明】

10…遅延時間測定装置

10 12…電源

14…テストパターン発生器

16、16a…過渡電源電流波形測定器

18…遅延時間評価器

20…被試験回路

22…電流センサ

24…波形測定器

26…スイッチ

28…コンデンサ

30…波形微分器

20 32…半導体集積回路試験装置

34…故障検出器

36…半導体集積回路試験装置

38、38a…過渡電源電流瞬時値測定器

40…故障検出器

42…測定器

44…微分測定器

45…信号線

46…半導体集積回路試験装置

48、48 a…過渡電源電流積分値測定器


30 50…故障検出器

52…波形測定器


54…電流積分器

56…測定器


【図5】





【図15】















## 【図2】







## 【図3】











1.48


【図7】





【図8】




【図10】









【図16】




【図13】




【図17】




【図14】





【図18】





【図19】




















【図28】




【図29】




[図30]




【図31】




[図33]



【図32】



【図34】



フロントページの続き

(72)発明者 橋本 好弘

東京都練馬区旭町1丁目32番1号 株式会 社アドバンテスト内 F ターム (参考) 2G003 AA07 AB01 AB18 AE06 AH01 AH04 AH05 2G015 AA24 CA04 CA21 2G032 AA00 AB00 AC03 AD06 AD07 AD08 AE06 AE08 AE12 AG07

**AL16**